- 您现在的位置：买卖IC网 > PDF目录17091 > EK-V6-ML630-G-J (Xilinx Inc)VIRTEX-6 HXT FPGA ML630 EVAL KIT PDF资料下载
参数资料
| 型号： | EK-V6-ML630-G-J |
| 厂商： | Xilinx Inc |
| 文件页数： | 62/65页 |
| 文件大小： | 0K |
| 描述： | VIRTEX-6 HXT FPGA ML630 EVAL KIT |
| 标准包装： | 1 |
| 系列： | Virtex® 6 HXT |
| 类型： | FPGA |
| 适用于相关产品： | Virtex?-6 XC6VHX565T |
| 所含物品： | 板，线缆，软件和文档 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页
Virtex-6 FPGA Data Sheet: DC and Switching Characteristics
Table 73: Sample Window
Symbol
Description
Device
-3
Speed Grade
-2 -1
-1L
Units
T SAMP
Sampling Error at Receiver Pins (1)
All
510
560
610
670
ps
T SAMP_BUFIO
Sampling Error at Receiver Pins using
BUFIO (2)
All
300
350
400
440
ps
Notes:
1.
2.
This parameter indicates the total sampling error of Virtex-6 FPGA DDR input registers, measured across voltage, temperature, and
process. The characterization methodology uses the MMCM to capture the DDR input registers’ edges of operation. These measurements
include:
- CLK0 MMCM jitter
- MMCM accuracy (phase offset)
- MMCM phase shift resolution
These measurements do not include package or clock tree skew.
This parameter indicates the total sampling error of Virtex-6 FPGA DDR input registers, measured across voltage, temperature, and
process. The characterization methodology uses the BUFIO clock network and IODELAY to capture the DDR input registers’ edges of
operation. These measurements do not include package or clock tree skew.
Table 74: Pin-to-Pin Setup/Hold and Clock-to-Out
Symbol
Description
-3
Speed Grade
-2 -1
-1L
Units
Data Input Setup and Hold Times Relative to a Forwarded Clock Input Pin Using BUFIO
T PSCS /T PHCS
Setup/Hold of I/O clock
–0.28/1.09 –0.28/1.16 –0.28/1.33 –0.18/1.79
ns
Pin-to-Pin Clock-to-Out Using BUFIO
T ICKOFCS
Clock-to-Out of I/O clock
4.22
4.59
5.22
5.63
ns
Revision History
The following table shows the revision history for this document:
Date
06/24/2009
07/16/2009
08/19/2009
09/16/2009
Version
1.0
1.1
1.2
2.0
Description of Revisions
Initial Xilinx release.
Revised the maximum V CCAUX and V IN numbers in Table 2, page 2 . Removed empty column from
Updated Table 58, page 46 to more closely match the DSP48E1 speed specifications. Updated
T TAPTCK /T TCKTAP in Table 59, page 49 . Updated XC6VLX130T parameters in Table 68 through
Added values for -1L voltages and speed grade in all pertinent tables. Added V FS and notes to Table 1
and Table 2 . Removed DV PPIN from the example in Figure 2 . Added networking applications to
removing Note 12. Changed F PFDMAX values and corrected units for T STATPHAOFFSET and T OUTDUTY
Added Virtex-6 HXT devices to entire document including GTH Transceiver Specifications . Updated
Table 57 , Table 58 , and Table 66 through Table 70 . Comprehensive changes to Table 14 , Table 15 , and
Table 16 . Added conditions to D VPPOUT and revised description of T OSKEW in Table 17 . Removed V ISE
specification and note from Table 18 . Added note 3 to Table 23 . Updated note 3 in Table 24 . Updated
LVCMOS25 delays in Table 44 . Updated specification for T IOTPHZ in Table 46 . Removed T BUFHSKEW
DS152 (v3.6) March 18, 2014
Product Specification
62
相关PDF资料 |
PDF描述 |
|---|---|
| C8051F020-TB | BOARD PROTOTYPING W/C8051F020 |
| SDR-T2 | SCOTCH CODE REFILL T2 |
| CK-V6-ML628-G-J | KIT VIRTEX-6 CHAR ML628 JAPAN |
| CK-V6-ML623-G | BOARD DEV V6 WITH TX |
| CK-V6-ML623-G-J | BOARD DEV V6 WITH TX |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EK-V6-ML631-G | 功能描述:VIRTEX-6 HXT FPGA ML631 EVAL KIT RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex® 6 HXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| EK-V6-ML631-G-J | 功能描述:VIRTEX-6 HXT FPGA ML631 EVAL KIT RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex® 6 HXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| EK-V7-VC707-CES-G | 功能描述:VIRTEX-7 VC707 EVAL KIT RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-7 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| EK-V7-VC707-CES-G-J | 功能描述:VIRTEX-7 VC707 EVAL KIT JAPAN RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-7 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| EK-V7-VC707-G | 制造商:Xilinx 功能描述:VIRTEX-7 FPGA VC707 EVALUATION KIT - Boxed Product (Development Kits) 制造商:Xilinx 功能描述:KIT EVAL VIRTEX7 VC707 制造商:Xilinx 功能描述:VIRTEX-7 VC707 FPGA EVAL KIT |
发布紧急采购，3分钟左右您将得到回复。