- 您现在的位置：买卖IC网 > PDF目录67592 > FUSION878A (CONEXANT SYSTEMS) COLOR SIGNAL DECODER, PQFP128 PDF资料下载
参数资料
| 型号： | FUSION878A |
| 厂商： | CONEXANT SYSTEMS |
| 元件分类： | 颜色信号转换 |
| 英文描述： | COLOR SIGNAL DECODER, PQFP128 |
| 封装： | PLASTIC, QFP-128 |
| 文件页数： | 139/180页 |
| 文件大小： | 2067K |
| 代理商： | FUSION878A |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页当前第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页
Fusion 878A
2.0 Functional Description
PCI Video Decoder
2.12 DMA Controller
100600B
Conexant
2-37
2.12.1 Target Memory
The Fusion 878A’s FIFO DWORDs are perfectly aligned to the PCI bus: i.e., bit 0
of the FIFO DWORDs lines up with bit AD[0] on the PCI bus. Thus, video scan
line data is aligned to target memory locations, and data path combinational logic
between the FIFO and the PCI bus is not required.
The target memory for a given scan line of data is assumed to be linear,
incrementing, and contiguous. For a 1024-pixel scan line, a maximum of 4 kB of
contiguous physical memory is required. Each scan line can be stored anywhere
in the 32-bit address space. A scan line can be broken into segments with each
segment sent to a different target area. An image buffer can be allocated to line
fragments anywhere in the physical memory, because the line sequence is
arbitrary.
2.12.2 RISC Program Setup and Synchronization
There are two independent sets of RISC instructions in the host memory: one for
the odd field and the other for the even field. The first field begins with a
synchronization instruction (See SYNC in Table 2-10) indicating packed or
planar data from the FIFO (STATUS[3:0] = FM1 or FM3). The first field ends
with a SYNC instruction indicating an even or an odd field to follow
(STATUS[3:0] = VRE or VRO). The second field begins with a SYNC
instruction and ends with a SYNC instruction followed by a JUMP instruction
back to the first field. The SYNC instructions allow the synchronization of the
FIFO output and the RISC program start/end points.
Figure 2-21. Audio/Video RISC Block Diagram
From
FIFO
RISC
Instruction
Buffer
DMA
Address
and
Byte Counter
FIFO Data
Buffer
RISC
Program
Counter
Address/Data
Decoder
RISC
Decoder
PCI
Initiator
Control Signals
Op
Code
To PCI Bus
Interface
Pixel Data [31:0]
RISC
Instructions
FIFO Read
Signals
FIFO Status
Bits
Number of
bytes
available
in FIFO
FIFO
Output [31:0]
DMA Controller
Address
RISC Program
Start Address
879A_026
相关PDF资料 |
PDF描述 |
|---|---|
| FVXO-HC53BR-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-HC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT |
| FVXO-HC73B-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-LC52BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
| FVXO-LC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| FUSZ03 | 制造商:Honeywell Sensing and Control 功能描述: |
| FUTURE 1AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2C PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 3D PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
发布紧急采购，3分钟左右您将得到回复。