参数资料
型号: FUSION878A
厂商: CONEXANT SYSTEMS
元件分类: 颜色信号转换
英文描述: COLOR SIGNAL DECODER, PQFP128
封装: PLASTIC, QFP-128
文件页数: 149/180页
文件大小: 2067K
代理商: FUSION878A
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页当前第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页
2.0 Functional Description
Fusion 878A
2.12 DMA Controller
PCI Video Decoder
2-46
Conexant
100600B
The planar mode requires that the DMA controller give priority to the Y FIFO
to be emptied first. If there is a very long latency in getting access to the PCI bus,
all three FIFOs will be almost full when the bus is finally granted. While bursting
the Y data, the CrCb data is likely to overflow. Attempting to deliver data from
each FIFO to the bus will yield poor bus performance. Preference is given to the
Y FIFO to finish the burst write operation, and if Cr or Cb FIFOs each reach a
full condition, the DMA controller will discard their data in parallel to delivering
the Y data.
2.12.7 FIFO Data Stream Resynchronization
The Fusion 878A DMA controller is constantly monitoring whether there is a
mismatch between the amount of data expected by the RISC instruction and the
amount of data being provided by the FIFO. The DMA controller then corrects
for the mismatches and realigns the RISC program and the FIFO data stream.
For example, if the FIFO contains a shorter video line than expected by the
RISC instruction, the DMA controller detects the EOL control code from the
FIFO earlier than expected. The DMA controller then aborts the rest of the RISC
instructions until it detects the EOL control code from the RISC program.
If the FIFO contains a longer video line than expected by the RISC
instruction, the DMA controller will not detect the EOL control code from the
FIFO at the expected time. The DMA controller will continue reading the FIFO
data; however it will discard the additional FIFO data until it reaches the EOL
control code from the FIFO.
Similarly, if the FIFO provides a smaller number of scan lines per field than
expected by the RISC program, the end of field control codes from the FIFO
(VRE/VRO) will arrive early. The DMA controller then aborts all RISC
instructions until the SYNC status codes from the RISC instruction match the end
of field status codes from the FIFO.
If the FIFO provides a larger number of scan lines per field than expected by
the RISC program, the end of field control codes from the FIFO (VRE/VRO) will
not arrive at the expected time. Again, the FIFO data is read by the DMA
controller and discarded until the SYNC status codes from the RISC instruction
match the end of field status codes from the FIFO.
The DMA controller manages all of the above error conditions, but the FIFO
Data Stream Resynchronization (FDSR) interrupt bit will be set as well.
相关PDF资料
PDF描述
FVXO-HC53BR-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-HC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT
FVXO-HC73B-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-LC52BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
FVXO-LC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
相关代理商/技术参数
参数描述
FUSZ03 制造商:Honeywell Sensing and Control 功能描述:
FUTURE 1AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2C PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 3D PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: