- 您现在的位置：买卖IC网 > PDF目录67592 > FUSION878A (CONEXANT SYSTEMS) COLOR SIGNAL DECODER, PQFP128 PDF资料下载
参数资料
| 型号： | FUSION878A |
| 厂商： | CONEXANT SYSTEMS |
| 元件分类： | 颜色信号转换 |
| 英文描述： | COLOR SIGNAL DECODER, PQFP128 |
| 封装： | PLASTIC, QFP-128 |
| 文件页数： | 61/180页 |
| 文件大小： | 2067K |
| 代理商： | FUSION878A |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页当前第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页
Fusion 878A
5.0 Control Register Definitions-Function 0
PCI Video Decoder
5.3 Local Registers (Memory Mapped)
100600B
Conexant
5-35
0x110—I2C Data/Control Register
Bits
Type
Default
Name
Description
[31:24]
RW
—
I2CDB0
First byte sent in an I2C transaction. Typically this will be the base or chip
7-bit address and the R/W bit.
[23:16]
RW
—
I2CDB1
Second byte sent in an I2C write transaction, usually a sub-address.
[15:8]
RW
—
I2CDB2
Third byte sent in an I2C write transaction, usually the data byte. After a read
transaction, this byte register will contain the data read from the slave.
[7]
RW
0
I2CMODE
I2C mode.
0 = Software mode
1 = Hardware mode
[6]
RW
0
I2CRATE
I2C timing frequency.
0 = 99.2 kHz mode
1 = 396.8 kHz mode
[5]
RW
0
I2CNOSTOP
I2C stop mode.
0 = Transmits stop at end of transaction
1 = Does not transmit stop at end of transaction. Holds SCL low.
[4]
RW
0
I2CNOS1B
I2C start mode.
0 = Transmits START or repeated START transactions. The R/W status
from bit 24 is saved for any future 1 byte transactions.
1 = Enables 1 byte read or write without START
[3]
RW
0
I2CSYNC
I2C synchronization.
0 = Disallows the slave to insert wait states
1 = Allows the slave to insert bit-level clock wait states
[2]
RW
0
I2CW3BRA
Number of bytes sent and master/slave acknowledge. This bit has no
meaning when I2CNOS1B (bit 4) is high during a write transaction.
0 = Writes transaction of 2 bytes I2CDB(0-1). During a 1-byte read trans-
action (I2CNOS1B is high), master sends a NACK to end the reads
from the slave.
1 = Writes transaction of 3 bytes I2CDB(0-2). During a 1-byte read trans-
action (I2CNOS1B is high), master sends an ACK after reading the
data byte.
[1]
RW
1
I2CSCL
A value of 1 releases the SCL output, and a 0 forces the SCL output low. This
bit must be set to a 1 during hardware mode. This override is for direct
software control of the bus. Reading this bit provides access to the buffered
SCL input pin.
[0]
RW
1
I2CSDA
A value of 1 releases the SDA output, and a 0 forces the SDA output low. This
bit must be set to a 1 during hardware mode. This override is for direct
software control of the bus. Reading this bit provides access to the buffered
SDA input pin.
相关PDF资料 |
PDF描述 |
|---|---|
| FVXO-HC53BR-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-HC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT |
| FVXO-HC73B-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-LC52BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
| FVXO-LC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| FUSZ03 | 制造商:Honeywell Sensing and Control 功能描述: |
| FUTURE 1AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2C PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 3D PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
发布紧急采购，3分钟左右您将得到回复。