参数资料
型号: FUSION878A
厂商: CONEXANT SYSTEMS
元件分类: 颜色信号转换
英文描述: COLOR SIGNAL DECODER, PQFP128
封装: PLASTIC, QFP-128
文件页数: 162/180页
文件大小: 2067K
代理商: FUSION878A
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页当前第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页
2.0 Functional Description
Fusion 878A
2.18 Digital Audio Packetizer
PCI Video Decoder
2-58
Conexant
100600B
There can be any number of ASCLKs
≥ 16 (usually 16–32 between ALRCK
edges. Thus there may be extra ASCLKs versus collected data bits. There is no
requirement for ASCLK (or ALRCK or ADATA)) to be continuous. A specified
edge of ASCLK is used to sample the other two signals. Each 16-bit sample is
sampled a specified number of ASCLK edges from the edge of ALRCK, which
serves as a word sync.
The Number of Bytes/AudioLine ALP_LEN should be DWORD aligned so a
whole number of L, R sample pairs can be delivered to memory. The start of
audio L, R data capture is asynchronous and is enabled with ACAP_EN. The end
of data capture is synchronized to the VRO code DWORD after ACAP_EN is
disabled.
2.18.6 Data Packet Mode
The serial data on ADATA is again sampled with a programmable ASCLK edge.
Data is collected in bytes (shift-register bit order programmable via DA_MLB).
There are no extra ASCLKs between bytes, but there can be extra ASCLKs
between packets (frames of data bytes). The maximum data rate allowed is 1
MBps or 8 MHz for ASCLK. There is no requirement for the interface signals to
be continuous. The signal ALRCK is used for byte alignment and packet framing.
DA_LRD will be used again to delay sampling of the shift-register to output
packet data bytes (DA_LRD ASCLKs after the leading edge of ALRCK indicates
the first bit of the first byte. Successive bytes are transferred every 8 ASCLKs).
DA_LRI will be used to indicate the edge (0 = rising, 1 = falling) of ALRCK to
use for synchronization.
The Number of Bytes/AudioLine ALP_LEN used here indicates the number
of bytes to collect/count per ALRCK sync/framing signal. There can be extra
ASCLKs or data following this count which will be ignored. The FIFO will only
be sent data that belongs to the packet as specified by ALP_LEN bytes from the
start of each ALRCK frame sync. The start of data capture is enabled via
ACAP_EN and then synchronized to the start of a packet. Thus, the byte
synchronized to ALRCK will be the first data byte in the audio line buffer. The
end of data capture is synchronized to the VRO code DWORD after ACAP_EN is
disabled.
Figure 2-26 illustrates the data packet mode signals.
Figure 2-26. Data Packet Mode Timing
Byte 0
Byte 1
Byte 2
ASCLK
ADATA
ALRCK
LSB
. . .
MSB LSB
. . .
MSB LSB
. . .
MSB
879A_030
相关PDF资料
PDF描述
FVXO-HC53BR-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-HC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT
FVXO-HC73B-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-LC52BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
FVXO-LC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
相关代理商/技术参数
参数描述
FUSZ03 制造商:Honeywell Sensing and Control 功能描述:
FUTURE 1AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2C PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 3D PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: