- 您现在的位置：买卖IC网 > PDF目录67592 > FUSION878A (CONEXANT SYSTEMS) COLOR SIGNAL DECODER, PQFP128 PDF资料下载
参数资料
| 型号： | FUSION878A |
| 厂商： | CONEXANT SYSTEMS |
| 元件分类： | 颜色信号转换 |
| 英文描述： | COLOR SIGNAL DECODER, PQFP128 |
| 封装： | PLASTIC, QFP-128 |
| 文件页数： | 161/180页 |
| 文件大小： | 2067K |
| 代理商： | FUSION878A |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页当前第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页
Fusion 878A
2.0 Functional Description
PCI Video Decoder
2.18 Digital Audio Packetizer
100600B
Conexant
2-57
bytes. The data following one line of length ALP_LEN will begin the next line
(no data lost).
The ALP_LEN sequence is repeated AFP_LEN times. The last 36-bit word
written to the FIFO contains the VRO end-of-audio-field status code (DWORD
data portion = don’t care). This whole field sequence repeats until ACAP_EN is
reset low. The end of data capture will be synchronized with the VRO code
DWORD. FIFO_ENABLE should be set high during audio capture to enable the
FIFO. If FIFO_ENABLE is reset, capture is immediately (asynchronously)
stopped, and the capture state machine begins its sequence from the start of the
next frame (FM1...).
2.18.5 Digital Audio Input
The digital audio interface consists of three input pins: ADATA, ALRCK, and
ASCLK. This three-wire interface can be used to capture 16-bit I2S style digital
audio (DA_DPM = 0) or more generic non-continuous packet synchronized data
bytes (DA_DPM = 1). The PCI clock will be used to re-sample the asynchronous
clock ASCLK, since it is at a much higher rate. The ALRCK and ADATA signals
are sampled with respect to this re-synchronized clock. Refer to the
2.18.5.1 Digital Audio
Input Mode
The digital audio is a serial bit stream where the highest ASCLK allowed is
64 x 48 kHz = 3.072 MHz. ADATA must supply at least 16 bits per left and 16
bits per right audio sample. The framing ALRCK clock is a square wave usually
aligned with the start of each sample.
The universal interface can be configured by several register values. The bit
DA_SCE (0 = rising, 1 = falling) chooses the edge of ASCLK used to sample the
bit stream on ADATA. The bit DA_LRI (0 = left, 1 = right) is used to determine
the left/right sample synchronized with the rising edge of ALRCK. It is assumed
that the left sample will lead and be paired with the following right sample. Thus
DA_LRI can be used to indicate which ALRCK edge points to start of the sample
coincident pair. (If a particular format is R then L oriented, then this will reverse
the order of data presented to memory, i.e., the right sample will be at the lower
address.) The 5-bit value DA_LRD is used to delay from each ALRCK edge,
DA_LRD ASCLKs before transferring the left or right shift-register data to a
parallel register. The value DA_LRD indicates the number of ASCLKs following
the edge of ALRCK where the first bit of the 16-bit data (regardless of serial
transfer order) can be found. The bit DA_MLB (0 = MSB 1st, 1 = LSB 1st)
determines the order that the data comes in so that the 16-bit samples delivered to
the packetizer can be properly aligned. Figure 2-25 illustrates an example of
audio input timing
Figure 2-25. Audio Input Timing
ASCLK
ADATA
ALRCK
MSB
. . .
LSB
MSB
LSB
Left 16-Bit Sample
Right 16-Bit Sample
879A_029
相关PDF资料 |
PDF描述 |
|---|---|
| FVXO-HC53BR-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-HC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT |
| FVXO-HC73B-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-LC52BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
| FVXO-LC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| FUSZ03 | 制造商:Honeywell Sensing and Control 功能描述: |
| FUTURE 1AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2C PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 3D PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
发布紧急采购，3分钟左右您将得到回复。