参数资料
| 型号： | HW-XGI-VIDEO-US |
| 厂商： | Xilinx Inc |
| 文件页数： | 52/68页 |
| 文件大小： | 0K |
| 描述： | DAUGHTER CARD VIDEO I/O VIODC |
| 标准包装： | 1 |
| 其它名称： | 122-1506 HW-XGI-VIDEO-US-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页当前第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页
Chapter 7: Image Sensor Camera Interface
R
MHz. Normally, the camera output serial data includes 8 data bits plus HSYNC and
VSYNC, plus a START and STOP bit. Optionally, the output can be configured to include
10-bit data, with HSYNC and VSYNC encoded into the video data. Refer to the Micron
MT9V022 data sheet for more details on configuration modes.
XCV2P4 FPGA
SER_DATA_OUT
MT9V022
SHFT_CLK_OUT
dly
Clock Delay
ug235_ch6_02_120805
Figure 7-2: Camera Clock
The timing relationship between the clock and data is not specified, nor is the maximum
cable rate. This requires the FPGA receiver to have the ability to adjust or skew the camera
52
Video Input/Output Daughter Card
UG235 (v1.2.1) October 31, 2007
相关PDF资料 |
PDF描述 |
|---|---|
| ICD15S13E6GV00LF | CONN DSUB HD SOCKT 15POS R/A PCB |
| ICD26S13E4GX00LF | CONN DSUB HD SOCKT 26POS R/A PCB |
| ID09S33E4GV00LF | CONN RCPT 9POS R/A GOLD |
| ID451000 | CONN RECPT USB A ADAPTER |
| IELHK11-1-72-70.0-01-V | CIRCUIT BREAKER HYMAG DP 70A |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HWXX35338TR | 制造商:Vishay Intertechnologies 功能描述: |
| HWXX38438 | 制造商:Vishay Semiconductors 功能描述: |
| HWZ1408 | 制造商:OHIO BUCKEYE 功能描述: |
| HWZ1424 | 制造商:OHIO BUCKEYE 功能描述: |
| HWZ1620 | 制造商:OHIO BUCKEYE 功能描述: |
发布紧急采购，3分钟左右您将得到回复。