- 您现在的位置：买卖IC网 > PDF目录10966 > MCR705JP7CDWE (Freescale Semiconductor)MCU 8BIT 224B RAM 28-SOIC PDF资料下载
参数资料
| 型号： | MCR705JP7CDWE |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 104/164页 |
| 文件大小： | 0K |
| 描述： | MCU 8BIT 224B RAM 28-SOIC |
| 标准包装： | 26 |
| 系列： | HC05 |
| 核心处理器： | HC05 |
| 芯体尺寸： | 8-位 |
| 速度： | 2.1MHz |
| 连通性： | SIO |
| 外围设备： | POR，温度传感器，WDT |
| 输入/输出数： | 22 |
| 程序存储器容量： | 6KB（6K x 8） |
| 程序存储器类型： | OTP |
| RAM 容量： | 224 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 2.7 V ~ 5.5 V |
| 数据转换器： | A/D 4x12b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 28-SOIC（0.295"，7.50mm 宽） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页当前第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
Resets
MC68HC705JJ7 MC68HC705JP7 Advance Information Data Sheet, Rev. 4.1
44
Freescale Semiconductor
5.2 Power-On Reset
A positive transition on the VDD pin generates a power-on reset. The power-on reset is strictly for
conditions during powering up and cannot be used to detect drops in power supply voltage.
A delay of 16 or 4064 internal bus cycles (tcyc) after the oscillator becomes active allows the clock
generator to stabilize. If the RESET pin is at logic 0 at the end of this multiple tcyc time, the MCU remains
in the reset condition until the signal on the RESET pin goes to a logic 1.
5.3 External Reset
A logic 0 applied to the RESET pin for a minimum of one and one half tcyc generates an external reset.
This pin is connected to a Schmitt trigger input gate to provide an upper and lower threshold voltage
separated by a minimum amount of hysteresis. The external reset occurs whenever the RESET pin is
pulled below the lower threshold and remains in reset until the RESET pin rises above the upper
threshold. This active low input will generate the internal RST signal that resets the CPU and peripherals.
The RESET pin can also be pulled to a low state by an internal pulldown device that is activated by three
internal reset sources. This reset pulldown device will only be asserted for three to four cycles of the
internal bus or as long as the internal reset source is asserted.
NOTE
Do not connect the RESET pin directly to VDD, as this may overload some
power supply designs if the internal pulldown on the RESET pin should
activate. If an external reset function is not required, the RESET pin should
be left unconnected.
5.4 Internal Resets
The four internally generated resets are:
Initial power-on reset (POR) function
COP watchdog timer reset
Low-voltage reset (LVR)
Illegal address detector
Only the COP watchdog timer reset, low-voltage reset, and illegal address detector will also assert the
pulldown device on the RESET pin for the duration of the reset function or for three to four internal bus
cycles, whichever is longer.
5.4.1 Power-On Reset (POR)
The internal POR is generated on power-up to allow the clock oscillator to stabilize. The POR is strictly
for power turn-on conditions and is not able to detect a drop in the power supply voltage (brown-out); that
function can be performed by the LVR. Depending on the DELAY bit in the mask option register (MOR),
there is an oscillator stabilization delay of 16 or 4064 internal bus cycles after the LPO becomes active.
The POR will generate the RST signal which will reset the CPU. If any other reset function is active at the
end of the 16- or 4064-cycle delay, the RST signal will remain in the reset condition until the other reset
condition(s) end.
POR will not activate the pulldown device on the RESET pin. VDD must drop below VPOR for the internal
POR circuit to detect the next rise of VDD.
相关PDF资料 |
PDF描述 |
|---|---|
| MCHC705JP7CDWE | IC MCU 8BIT 224 BYTES RAM 28SOIC |
| LF13WBJ-20P | CONN JACK WATERPROOF 20POS MALE |
| MK20DX128VMP5 | IC ARM CORTEX MCU 128KB 64BGA |
| MC908AP8ACBE | IC MCU 8K FLASH 8MHZ 42-SDIP |
| VE-2N2-IY-F2 | CONVERTER MOD DC/DC 15V 50W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MCR706A | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Silicon Controlled Rectifiers |
| MCR706AT4 | 功能描述:SCR 400V 4A RoHS:否 制造商:STMicroelectronics 最大转折电流 IBO:480 A 额定重复关闭状态电压 VDRM:600 V 关闭状态漏泄电流（在 VDRM IDRM 下）:5 uA 开启状态 RMS 电流 (It RMS): 正向电压下降:1.6 V 栅触发电压 (Vgt):1.3 V 最大栅极峰值反向电压:5 V 栅触发电流 (Igt):35 mA 保持电流（Ih 最大值）:75 mA 安装风格:Through Hole 封装 / 箱体:TO-220 封装:Tube |
| MCR706AT4G | 功能描述:SCR THY 4A 400V SCR RoHS:否 制造商:STMicroelectronics 最大转折电流 IBO:480 A 额定重复关闭状态电压 VDRM:600 V 关闭状态漏泄电流（在 VDRM IDRM 下）:5 uA 开启状态 RMS 电流 (It RMS): 正向电压下降:1.6 V 栅触发电压 (Vgt):1.3 V 最大栅极峰值反向电压:5 V 栅触发电流 (Igt):35 mA 保持电流（Ih 最大值）:75 mA 安装风格:Through Hole 封装 / 箱体:TO-220 封装:Tube |
| MCR707A | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Silicon Controlled Rectifiers |
| MCR708A | 功能描述:SCR 600V 4A RoHS:否 制造商:STMicroelectronics 最大转折电流 IBO:480 A 额定重复关闭状态电压 VDRM:600 V 关闭状态漏泄电流（在 VDRM IDRM 下）:5 uA 开启状态 RMS 电流 (It RMS): 正向电压下降:1.6 V 栅触发电压 (Vgt):1.3 V 最大栅极峰值反向电压:5 V 栅触发电流 (Igt):35 mA 保持电流（Ih 最大值）:75 mA 安装风格:Through Hole 封装 / 箱体:TO-220 封装:Tube |
发布紧急采购，3分钟左右您将得到回复。