- 您现在的位置：买卖IC网 > PDF目录224506 > MT47H128M8HQ-187ELAT:E 128M X 8 DDR DRAM, 0.35 ns, PBGA60 PDF资料下载
参数资料
| 型号： | MT47H128M8HQ-187ELAT:E |
| 元件分类： | DRAM |
| 英文描述： | 128M X 8 DDR DRAM, 0.35 ns, PBGA60 |
| 封装： | 8 X 11.50 MM, ROHS COMPLIANT, FBGA-60 |
| 文件页数： | 55/133页 |
| 文件大小： | 9170K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页当前第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页
Table 10: DDR2 IDD Specifications and Conditions (Die Revisions E, G, and H)
Notes: 1–7 apply to the entire table
Parameter/Condition
Symbol Configuration -187E
-25E/
-25
-3E/
-3
-37E
-5E
Units
Operating one bank active-
precharge current:
tCK = tCK (IDD), tRC = tRC (IDD), tRAS
= tRAS MIN (IDD); CKE is HIGH, CS# is
HIGH between valid commands; Ad-
dress bus inputs are switching; Data
bus inputs are switching
IDD0
x4, x8
115
90
85
70
mA
x16
180
150
135
110
Operating one bank active-read-
precharge current: IOUT = 0mA; BL
= 4, CL = CL (IDD), AL = 0; tCK = tCK
(IDD), tRC = tRC (IDD), tRAS = tRAS
MIN (IDD), tRCD = tRCD (IDD); CKE is
HIGH, CS# is HIGH between valid
commands; Address bus inputs are
switching; Data pattern is same as
IDD4W
IDD1
x4, x8
130
110
100
95
90
mA
x16
210
175
130
120
115
Precharge power-down current:
All banks idle; tCK = tCK (IDD); CKE
is LOW; Other control and address
bus inputs are stable; Data bus in-
puts are floating
IDD2P
x4, x8, x16
7
mA
Precharge quiet standby
current: All banks idle;
tCK = tCK (IDD); CKE is HIGH, CS# is
HIGH; Other control and address
bus inputs are stable; Data bus in-
puts are floating
IDD2Q
x4, x8
60
50
40
35
mA
x16
90
75
65
45
40
Precharge standby current: All
banks idle; tCK = tCK (IDD); CKE is
HIGH, CS# is HIGH; Other control
and address bus inputs are switch-
ing; Data bus inputs are switching
IDD2N
x4, x8
60
50
40
35
mA
x16
95
80
70
50
40
Active power-down current: All
banks open; tCK = tCK (IDD); CKE is
LOW; Other control and address
bus inputs are stable; Data bus in-
puts are floating
IDD3Pf
Fast exit
MR12 = 0
50
40
30
mA
IDD3Ps
Slow exit
MR12 = 1
10
Active standby current: All banks
open; tCK = tCK (IDD), tRAS = tRAS
MAX (IDD), tRP = tRP (IDD); CKE is
HIGH, CS# is HIGH between valid
commands; Other control and ad-
dress bus inputs are switching; Data
bus inputs are switching
IDD3N
x4, x8
70
60
55
45
40
mA
x16
95
85
75
60
55
1Gb: x4, x8, x16 DDR2 SDRAM
Electrical Specifications – IDD Parameters
PDF: 09005aef821ae8bf
1GbDDR2.pdf – Rev. S 10/09 EN
28
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2004 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| MT48LC2M32B1TG-7 | 2M X 32 SYNCHRONOUS DRAM, 5.5 ns, PDSO86 |
| MT48LC32M4A2P-7ELIT:G | 32M X 4 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| MT55L256L18FT-12TR | 256K X 18 ZBT SRAM, 9 ns, PQFP100 |
| MT55L256L32FT-12 | 256K X 32 ZBT SRAM, 9 ns, PQFP100 |
| MT55L512V18PF-6 | 512K X 18 ZBT SRAM, 3.5 ns, PBGA165 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MT47H128M8HQ-25AT | 制造商:MICRON 制造商全称:Micron Technology 功能描述:DDR2 SDRAM |
| MT47H128M8HQ-25EAT | 制造商:MICRON 制造商全称:Micron Technology 功能描述:DDR2 SDRAM |
发布紧急采购，3分钟左右您将得到回复。