- 您现在的位置：买卖IC网 > PDF目录378250 > 865GV (Intel Corp.) Intel 865G/865GV Graphics and Memory Controller Hub PDF资料下载
参数资料
| 型号： | 865GV |
| 厂商： | Intel Corp. |
| 英文描述： | Intel 865G/865GV Graphics and Memory Controller Hub |
| 中文描述： | 英特尔865G/865GV图形和内存控制器中枢 |
| 文件页数： | 36/249页 |
| 文件大小： | 3540K |
| 代理商： | 865GV |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页当前第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页
Intel
82865G/82865GV GMCH Datasheet
37
Signal Description
NOTES:
1. PCIRST# from the ICH5 is connected to RSTIN# and is used to reset AGP interface logic in the GMCH. The
AGP agent will also typically use PCIRST# provided by the ICH5 as an input to reset its internal logic.
2. LOCK# signal is
not
supported on the AGP interface (even for PCI operations).
3. The term
(2.0)
following a signal name indicates its function in AGP 2.0 signaling mode (1.5 V swing).
4. The term
(3.0)
following a signal name indicates its function in AGP 3.0 signaling mode (0.8 V swing).
2.5.5.1
PCI Pins during PCI Transactions on AGP Interface
PCI signals described in a previous table behave according to PCI 2.1 specifications when used to
perform PCI transactions on the AGP interface.
2.5.6
Multiplexed Intel
DVOs on AGP
The following signals are multiplexed on the AGP signals.
GC/BE[3:0]#
(2.0
)
GC#/BE[3:0]
(3.0)
I/O
AGP
Command/Byte Enables:
These signals provide the command during the
address phase of a GFRAME(#) or GPIPE(#) transaction and byte enables
during data phases. Byte enables are not used for read data of AGP 1X and
2X and 4X and 8X reads. These signals operate at the same data rate as the
GAD[31:0] signals at any given time.
GPAR/
ADD_DETECT
I/O
AGP
Parity:
GPAR is not used on AGP transactions. It is used during GFRAME(#)
based transactions as defined by the PCI specification. GPAR is not used
during fast writes.
Add Detect:
The GMCH multiplexes an ADD_DETECT signal with the GPAR
signal on the AGP bus. This signal acts as a strap and indicates whether the
interface is in AGP or DVO mode. The GMCH has an internal pull-up on this
signal that will naturally pull it high. If an ADD card is present, the signal will be
pulled low on the ADD card and the AGP/DVO multiplex select bit in the
GMCHCFG register will be set to DVO mode. Motherboards that do not use an
AGP connector should have a pull-down resistor on ADD_DETECT if they
have digital display devices connected to the interface.
DBI_LO
(3.0 only)
I/O
AGP
Dynamic Bus Inversion LO:
This AGP 3.0 only signal goes along with
GAD[15:0] to indicate whether GAD[15:0] must be inverted on the receiving
end.
DBI_LO= 0: GAD[15:0] are not inverted so receiver may use as is.
DBI_LO= 1: GAD[15:0] are inverted so receiver must invert before use.
The GADSTBF1 and GADSTBS1 strobes are used with the DBI_LO. Dynamic
bus inversion is used in AGP 3.0 signaling mode only.
Signal Name
Type
Description
Signal Name
Type
Description
DVOB_CLK;
DVOB_CLK#
O
AGP
DVOB Clock Output:
These pins provide a differential pair reference clock
that can run up to 165 MHz. Care should be taken to be sure that DVOB_CLK
is connected to the primary clock receiver of the Intel
DVO device.
DVOB_D[11:0]
O
AGP
DVOB Data:
This data bus is used to drive 12-bit pixel data on each edge of
DVOB_CLK(#). This provides 24-bits of data per clock.
DVOB_HSYNC
O
AGP
Horizontal Sync:
HSYNC signal for the DVOB interface. The active polarity
of the signal is programmable.
DVOB_VSYNC
O
AGP
Vertical Sync:
VSYNC signal for the DVOB interface. The active polarity of
the signal is programmable.
DVOB_BLANK#
O
AGP
Flicker Blank or Border Period Indication:
DVOB_BLANK# is a
programmable output pin driven by the GMCH. When programmed as a blank
period indication, this pin indicates active pixels excluding the border. When
programmed as a border period indication, this pin indicates active pixel
including the border pixels.
相关PDF资料 |
PDF描述 |
|---|---|
| 865G | Intel 865G/865GV Graphics and Memory Controller Hub |
| 8663 | T-1 Subminiature Lamps |
| 8664 | T-1 Subminiature Lamps |
| 8666 | T- Subminiature Lamps |
| 86HF160 | STANDARD RECOVERY DIODES |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 865GVM3-V | 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk |
| 865GVM3-V RPL | 制造商:Micro-Star International 功能描述:REPAIR/REPLACEMENT - Bulk |
| 865GVM3-V-DF | 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk |
| 865-OR | 制造商:SPC Multicomp 功能描述:TIP JACK INSULATED ORANGE RATED 10 AM |
| 865P NEO | 制造商:Micro-Star International 功能描述:865P P4 ATX 533/800* - Bulk |
发布紧急采购，3分钟左右您将得到回复。