- 您现在的位置：买卖IC网 > PDF目录378250 > 865GV (Intel Corp.) Intel 865G/865GV Graphics and Memory Controller Hub PDF资料下载
参数资料
| 型号： | 865GV |
| 厂商： | Intel Corp. |
| 英文描述： | Intel 865G/865GV Graphics and Memory Controller Hub |
| 中文描述： | 英特尔865G/865GV图形和内存控制器中枢 |
| 文件页数： | 37/249页 |
| 文件大小： | 3540K |
| 代理商： | 865GV |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页当前第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页
38
Intel
82865G/82865GV GMCH Datasheet
Signal Description
DVOBC_CLKINT
I
AGP
DVOBC Pixel Clock Input/Interrupt:
This signal may be selected as the
reference input to the dot clock PLL (DPLL) for the multiplexed DVOs. This pin
may also be programmed to be an interrupt input for either of the multiplexed
DVOs.
DVOB_FLDSTL
I
AGP
TV Field and Flat Panel Stall Signal:
This input can be programmed to be
either a TV Field input from the TV encoder or Stall input from the flat panel.
When used as a Field input, it synchronizes the overlay field with the TV
encoder field when the overlay is displaying an interleaved source. When
used as the Stall input, it indicates that the pixel pipeline should stall one
horizontal line. The polarity is programmable for both modes and the input
may be disabled completely.
DVOC_CLK;
DVOC_CLK#
O
AGP
DVOC Clock Output:
These pins provide a differential pair reference clock
that can run up to 165 MHz. Care should be taken to be sure that DVOC_CLK
is connected to the primary clock receiver of the DVO device.
DVOC_D[11:0]
O
AGP
DVOC Data:
This data bus is used to drive 12-bit pixel data on each edge of
DVOC_CLK(#). This provides 24-bits of data per clock.
DVOC_HSYNC
O
AGP
Horizontal Sync:
HSYNC signal for the DVOC interface. The active polarity
of the signal is programmable.
DVOC_VSYNC
O
AGP
Vertical Sync:
VSYNC signal for the DVOC interface. The active polarity of
the signal is programmable.
DVOC_BLANK#
O
AGP
Flicker Blank or Border Period Indication:
DVOC_BLANK# is a
programmable output pin driven by the GMCH. When programmed as a blank
period indication, this pin indicates active pixels excluding the border. When
programmed as a border period indication, this pin indicates active pixel
including the border pixels.
DVOBC_INTR#
I
AGP
DVOBC Interrupt:
This pin may be used as an interrupt input for either of the
multiplexed DVOs.
DVOC_FLDSTL
I
AGP
TV Field and Flat Panel Stall Signal:
This input can be programmed to be
either a TV Field input from the TV encoder or Stall input from the flat panel.
When used as a Field input, it synchronizes the overlay field with the TV
encoder field when the overlay is displaying an interleaved source. When
used as the Stall input, it indicates that the pixel pipeline should stall one
horizontal line. The polarity is programmable for both modes and the input
may be disabled completely.
MI2C_CLK
I/O AGP
MI2C_CLK:
The specific function is I2C_CLK for a multiplexed digital display.
This signal is tri-stated during a hard reset.
MI2C_DATA
I/O
AGP
MI2C_DATA:
The specific function is I2C_DATA for a multiplexed digital
display. This signal is tri-stated during a hard reset.
MDVI_CLK
I/O
AGP
MDVI_CLK:
The specific function is DVI_CLK (DDC) for a multiplexed digital
display connector. This signal is tri-stated during a hard reset.
MDVI_DATA
I/O
AGP
MDVI_DATA:
The specific function is DVI_DATA (DDC) for a multiplexed
digital display connector. This signal is tri-stated during a hard reset.
MDDC_CLK
I/O
AGP
MDDC_CLK:
This signal may be used as the DDC_CLK for a secondary
multiplexed digital display connector. This signal is tri-stated during a hard
reset.
MDDC_DATA
I/O
AGP
MDDC_DATA:
This signal may be used as the DDC_Data for a secondary
multiplexed digital display connector. This signal is tri-stated during a hard
reset.
ADDID[7:0]
I/O
AGP
ADD Card ID:
These signals will be strapped on the ADD card for SW
identification purposes. These signals may need pull-up or pull-down resistors
in a DVO down scenario.
Signal Name
Type
Description
相关PDF资料 |
PDF描述 |
|---|---|
| 865G | Intel 865G/865GV Graphics and Memory Controller Hub |
| 8663 | T-1 Subminiature Lamps |
| 8664 | T-1 Subminiature Lamps |
| 8666 | T- Subminiature Lamps |
| 86HF160 | STANDARD RECOVERY DIODES |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 865GVM3-V | 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk |
| 865GVM3-V RPL | 制造商:Micro-Star International 功能描述:REPAIR/REPLACEMENT - Bulk |
| 865GVM3-V-DF | 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk |
| 865-OR | 制造商:SPC Multicomp 功能描述:TIP JACK INSULATED ORANGE RATED 10 AM |
| 865P NEO | 制造商:Micro-Star International 功能描述:865P P4 ATX 533/800* - Bulk |
发布紧急采购，3分钟左右您将得到回复。