- 您现在的位置：买卖IC网 > PDF目录378250 > 865GV (Intel Corp.) Intel 865G/865GV Graphics and Memory Controller Hub PDF资料下载
参数资料
| 型号： | 865GV |
| 厂商： | Intel Corp. |
| 英文描述： | Intel 865G/865GV Graphics and Memory Controller Hub |
| 中文描述： | 英特尔865G/865GV图形和内存控制器中枢 |
| 文件页数： | 49/249页 |
| 文件大小： | 3540K |
| 代理商： | 865GV |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页当前第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页
50
Intel
82865G/82865GV GMCH Datasheet
Register Description
3.3
Routing Configuration Accesses
The GMCH supports two bus interfaces: HI and AGP/PCI. PCI configuration cycles are selectively
routed to one of these interfaces. The GMCH is responsible for routing PCI configuration cycles to
the proper interface. PCI configuration cycles to ICH5 internal devices and Primary PCI (including
downstream devices) are routed to the ICH5 via HI. AGP/PCI_B configuration cycles are routed to
AGP. The AGP/PCI_B interface is treated as a separate PCI bus from a configuration point of view.
Routing of configuration AGP/PCI_B is controlled via the standard PCI-to-PCI bridge mechanism
using information contained within the Primary Bus Number, the Secondary Bus Number, and the
Subordinate Bus Number registers of the corresponding PCI-to-PCI bridge device.
A detailed description of the mechanism for translating processor I/O bus cycles to configuration
cycles on one of the buses is described in the following sub-sections.
3.3.1
Standard PCI Bus Configuration Mechanism
The PCI Bus defines a slot based “configuration space” that allows each device to contain up to
eight functions with each function containing up to 256, 8-bit configuration registers. The PCI
specification defines two bus cycles to access the PCI configuration space: Configuration Read and
Configuration Write. Memory and I/O spaces are supported directly by the processor.
Configuration space is supported by a mapping mechanism implemented within the GMCH. The
PCI 2.3 specification defines the configuration mechanism to access configuration space. The
configuration access mechanism uses the CONFIG_ADDRESS register (at I/O address 0CF8h
though 0CFBh) and CONFIG_DATA register (at I/O address 0CFCh though 0CFFh). To reference
a configuration register a DWord I/O write cycle is used to place a value into CONFIG_ADDRESS
that specifies the PCI bus, the device on that bus, the function within the device, and a specific
configuration register of the device function being accessed. CONFIG_ADDRESS[31] must be 1
to enable a configuration cycle. CONFIG_DATA then becomes a window into the four bytes of
configuration space specified by the contents of CONFIG_ADDRESS. Any read or write to
CONFIG_DATA will result in the GMCH translating the CONFIG_ADDRESS into the
appropriate configuration cycle.
The GMCH is responsible for translating and routing the processor’s I/O accesses to the
CONFIG_ADDRESS and CONFIG_DATA registers to internal GMCH configuration registers,
HI, or AGP/PCI_B.
3.3.2
PCI Bus #0 Configuration Mechanism
The GMCH decodes the Bus Number (bits 23:16) and the Device Number fields of the
CONFIG_ADDRESS register. If the Bus Number field of CONFIG_ADDRESS is 0, the
configuration cycle is targeting a PCI Bus 0 device. The Host-HI Bridge entity within the GMCH is
hardwired as Device 0 on PCI Bus 0. The Host-AGP/PCI_B Bridge entity within the GMCH is
hardwired as Device 1 on PCI Bus 0. Device 6 contains test configuration registers.
3.3.3
Primary PCI and Downstream Configuration Mechanism
If the Bus Number in the CONFIG_ADDRESS is non-zero, and is less than the value in the Host-
AGP/PCI_B device’s Secondary Bus Number register or greater than the value in the Host-AGP/
PCI_B device’s Subordinate Bus Number register, the GMCH generates a Type 1 HI Configuration
相关PDF资料 |
PDF描述 |
|---|---|
| 865G | Intel 865G/865GV Graphics and Memory Controller Hub |
| 8663 | T-1 Subminiature Lamps |
| 8664 | T-1 Subminiature Lamps |
| 8666 | T- Subminiature Lamps |
| 86HF160 | STANDARD RECOVERY DIODES |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 865GVM3-V | 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk |
| 865GVM3-V RPL | 制造商:Micro-Star International 功能描述:REPAIR/REPLACEMENT - Bulk |
| 865GVM3-V-DF | 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk |
| 865-OR | 制造商:SPC Multicomp 功能描述:TIP JACK INSULATED ORANGE RATED 10 AM |
| 865P NEO | 制造商:Micro-Star International 功能描述:865P P4 ATX 533/800* - Bulk |
发布紧急采购，3分钟左右您将得到回复。