参数资料
| 型号： | AD9557BCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 80/92页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK TRANSLATOR 40LFCSP |
| 产品变化通告： | Minor Mask Change 11/Apr/2012 |
| 标准包装： | 1 |
| 类型： | 时钟/频率转换器 |
| PLL： | 是 |
| 主要目的： | 以太网，SONET/SDH |
| 输入： | CMOS，LVDS，LVPECL |
| 输出： | CMOS，HSTL，LVDS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 1.25GHz |
| 电源电压： | 1.71 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 40-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 40-LFCSP-VQ（6x6） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页当前第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页
Data Sheet
AD9557
Rev. B | Page 81 of 92
Table 93. IRQ Clearing for History Update, Frequency Limit, and Phase Slew Limit
Address
Bits
Bit Name
Description
0x0A07
[7:5]
Reserved
4
History updated
Clears history updated IRQ
3
Frequency unclamped
Clears frequency unclamped IRQ
2
Frequency clamped
Clears frequency clamped IRQ
1
Phase slew unlimited
Clears phase slew unlimited IRQ
0
Phase slew limited
Clears phase slew limited IRQ
Table 94. IRQ Clearing for Reference Inputs
Address
Bits
Bit Name
Description
0x0A08
7
Reserved
6
REFB validated
Clears REFB validated IRQ
5
REFB fault cleared
Clears REFB fault cleared IRQ
4
REFB fault
Clears REFB fault IRQ
3
Reserved
2
REFA validated
Clears REFA validated IRQ
1
REFA fault cleared
Clears REFA fault cleared IRQ
0
REFA fault
Clears REFA fault IRQ
0x0A09
[7:0]
Reserved
Incremental Phase Offset Control and Manual Reference Validation (Register 0x0A0A to Register 0x0A0D)
Table 95. Incremental Phase Offset Control
Address
Bits
Bit Name
Description
0x0A0A
[7:3]
Reserved
2
Reset phase offset
Resets the incremental phase offset to zero.
This is an autoclearing bit.
1
Decrement phase
offset
Decrements the incremental phase offset by the amount specified in the Incremental phase
lock offset step size register (Register 0x0312 to Register 0x0313).
This is an autoclearing bit.
0
Increment phase
offset
Increments the incremental phase offset by the amount specified in the Incremental phase
lock offset step size register (Register 0x0312 to Register 0x0313).
This is an autoclearing bit.
Table 96. Manual Reference Validation
Address
Bits
Bit Name
Description
0x0A0B
[7:2]
Reserved
Reserved.
1
Force Timeout B
Setting this autoclearing bit emulates timeout of the validation timer for Reference B and allows
the user to make REFB valid immediately.
0
Force Timeout A
Setting this autoclearing bit emulates timeout of the validation timer for Reference A and allows
the user to make REFA valid immediately.
0x0A0C
[7:2]
Reserved
Reserved.
1
Ref Mon Override B
Overrides the reference monitor REF FAULT signal for Reference B. Setting this bit forces REFB to be
invalid and is a useful way to force a reference switch away from REFB (default: 0b).
0
Ref Mon Override A
Overrides the reference monitor REF FAULT signal for Reference A. Setting this bit forces REFA to be
invalid and is a useful way to force a reference switch away from REFA (default: 0).
0x0A0D
[7:2]
Reserved
Reserved.
1
Ref Mon Bypass B
Setting this bit bypasses the reference monitor for Reference B and starts the REFB validation timer.
By first setting this bit, and then setting the Force Timeout B bit, REFB is valid for use by the DPLL.
However, the user should not set this bit at exactly the same time as the force timeout bit
(default: 0).
0
Ref Mon Bypass A
Setting this bit bypasses the reference monitor for Reference A and starts the REFA validation timer.
By first setting this bit, and then setting the Force Timeout B bit, REFA is valid for use by the DPLL.
However, the user should not set this bit at exactly the same time as the force timeout bit
(default: 0).
相关PDF资料 |
PDF描述 |
|---|---|
| V375C36M150BG | CONVERTER MOD DC/DC 36V 150W |
| AD9547BCPZ | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| D38999/20MF11JN | CONN RCPT 11POS WALL MNT W/SCKT |
| AD9549ABCPZ | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| ADN2814ACPZ | IC CLOCK/DATA RECOVERY 32LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9557BCPZ-REEL7 | 功能描述:IC CLK XLATR PLL 1250MHZ 40LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9558 | 制造商:AD 制造商全称:Analog Devices 功能描述:Quad Input Multiservice Line Card Adaptive |
| AD9558/PCBZ | 功能描述:BOARD EVAL FOR AD9558 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:* 标准包装:1 系列:- 主要目的:电信，线路接口单元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要属性:T1/J1/E1 LIU 次要属性:- 已供物品:板，电源，线缆，CD 其它名称:82EBV2081 |
| AD9558BCPZ | 功能描述:IC CLOCK TRANSLATOR 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1 系列:- 类型:时钟/频率发生器，多路复用器 PLL:是 主要目的:存储器，RDRAM 输入:晶体 输出:LVCMOS 电路数:1 比率 - 输入:输出:1:2 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:Digi-Reel® 其它名称:296-6719-6 |
| AD9558BCPZ-REEL7 | 功能描述:IC CLK XLATR PLL 1250MHZ 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。