- 您现在的位置：买卖IC网 > PDF目录4591 > DS34T108GN+ (Maxim Integrated Products)IC TDM OVER PACKET 484HSBGA PDF资料下载
参数资料
| 型号： | DS34T108GN+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 12/366页 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 484HSBGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 30 |
| 类型： | TDM（分时复用） |
| 应用： | 数据传输 |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 484-BGA 裸露焊盘 |
| 供应商设备封装： | 484-HSBGA（23x23） |
| 包装： | 托盘 |
| 产品目录页面： | 1429 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页当前第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页
____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
109 of 366
Table 10-33. Elastic Store Delay After Initialization
INITIALIZATION
REGISTER BIT
DELAY
Receive Elastic Store Reset
N bytes < Delay < 1 Frame + N bytes
Transmit Elastic Store Reset
N bytes < Delay < 1 Frame + N bytes
Receive Elastic Store Align
RESCR.RESALGN
Frame < Delay < 1 Frames
Transmit Elastic Store Align
TESCR.TESALGN
Frame < Delay < 1 Frames
Note: N = 9 for RSZS = 0
N = 2 for RSZS = 1
10.10.2 Minimum Delay Mode
Elastic store minimum delay mode may be used when the elastic store’s system clock is frequency locked to its line
clock (i.e., RCLK locked to RSYSCLK on the receive side and TCLK locked to TSYSCLK on the transmit side).
elastic store minimum delay mode. When minimum delay mode is enabled, the elastic store is forced to a
maximum depth of 32 bits rather than its normal two-frame depth. This feature is useful primarily in applications
that interface to a 2.048MHz bus. Several restrictions apply when minimum delay mode is used. In addition to the
restriction mentioned above that the read and write clocks must be frequency locked, another restriction is that
RSYNC must be configured as an output when the receive elastic store is in minimum delay mode. In this mode,
the SYNC outputs are always in frame mode (multiframe outputs are not allowed). In a typical application,
RSYSCLK and TSYSCLK are locked to RCLK, and RSYNC (frame output mode) is connected to TSSYNC.
(Enable TSSYNC by setting GCR1.TSSYNCPE=1 for the appropriate port). The slip zone select bit (RESCR.
RSZS) must be set to 1. All of the slip contention logic in the framer is disabled (since slips cannot occur). On
power-up, after the RSYSCLK and TSYSCLK signals have locked to their respective line clock signals, the elastic
store reset bit (RESCR.RESR) should be toggled to insure proper operation
10.10.3 Additional Elastic Store Information
If the receive side elastic store is enabled, then a 1.544MHz or 2.048MHz clock must be provided at the RSYSCLK
input to the framer. Frame/multiframe sync can be input on the framer’s RSYNC input or the framer can output
frame or multiframe sync on RSYNC configured as an output. See the fields in the RIOCR register for details. If
signaling reinsertion is enabled, the robbed-bit signaling data is realigned to the multiframe sync input on RSYNC.
Otherwise, a multiframe sync input on RSYNC is treated as a simple frame boundary by the elastic store. The
framer always indicates frame boundaries on the line side of the elastic store via the RFSYNC output whether the
elastic store is enabled or not. Multiframe boundaries are always indicated via the RMSYNC output. If the elastic
store is enabled, then RMSYNC outputs the multiframe boundary on the system side of the elastic store. When the
device is receiving T1 and the system TDM interface (RSER et al) is enabled for 2.048MHz operation, the
RMSYNC signal outputs the T1 multiframe boundaries as delayed through the elastic store. When the device is
receiving E1 and the system TDM interface is enabled for 1.544MHz operation, the RMSYNC signal outputs the E1
multiframe boundaries as delayed through the elastic store.
If a 2.048MHz clock is applied to the RSYSCLK input, then the receive blank channel select registers (RBCS) can
be used to specify which channels are forced to all ones on the RSER output.
10.10.3.1 Sourcing T1 Channels from a 2.048MHz TDM Stream
The transmit elastic store operates with a 2.048MHz system-side data rate (32 timeslots per frame) when the
TIOCR.TSCLKM bit is set to 1. In this mode CPU software can specify which of the channels on TSER are mapped
into the T1 data stream by programming the transmit blank channel select registers (TBCS). When a bit in these
registers is set to one, the elastic store ignores TSER data for that channel. Typically, CPU software configures
eight channels to be ignored, leaving 24 channels to fill the T1 signal being generated by the transmit formatter.
The default (power-up) configuration is to ignore channels 25 to 32, so that the first 24 TSER channels are mapped
into the 24 channels of the T1 data stream.
相关PDF资料 |
PDF描述 |
|---|---|
| DS34T104GN+ | IC TDM OVER PACKET 484TEBGA |
| DS34T101GN+ | IC TDM OVER PACKET 484TEBGA |
| MIC2211-GOYML TR | IC REG LDO 1.8V/2.9V 10-MLF |
| MIC2211-GJYML TR | IC REG LDO 1.8V/2.5V 10-MLF |
| MIC2211-SGYML TR | IC REG LDO 3.3V/1.8V 10-MLF |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS34T108GN+ | 功能描述:以太网 IC Octal TDM Over Packet Chip RoHS:否 制造商:Micrel 产品:Ethernet Switches 收发器数量:2 数据速率:10 Mb/s, 100 Mb/s 电源电压-最大:1.25 V, 3.45 V 电源电压-最小:1.15 V, 3.15 V 最大工作温度:+ 85 C 封装 / 箱体:QFN-64 封装:Tray |
| DS35 | 制造商:LUMILEDS 制造商全称:LUMILEDS 功能描述:power light source Luxeon Dental |
| DS3500N+ | 制造商:Maxim Integrated Products 功能描述:- Rail/Tube |
| DS3500N+T&R | 制造商:Maxim Integrated Products 功能描述:- Tape and Reel |
| DS3501 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:High-Voltage, NV, I2C POT with Temp Sensor and Lookup Table |
发布紧急采购，3分钟左右您将得到回复。