- 您现在的位置：买卖IC网 > PDF目录4591 > DS34T108GN+ (Maxim Integrated Products)IC TDM OVER PACKET 484HSBGA PDF资料下载
参数资料
| 型号： | DS34T108GN+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 38/366页 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 484HSBGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 30 |
| 类型： | TDM（分时复用） |
| 应用： | 数据传输 |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 484-BGA 裸露焊盘 |
| 供应商设备封装： | 484-HSBGA（23x23） |
| 包装： | 托盘 |
| 产品目录页面： | 1429 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页当前第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页
____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
132 of 366
10.12.2 Transmit HDLC Controller
The transmit HDLC controller is enabled when THC2.THCE=1. A low-to-high transition on THC1.THR resets the
transmit HDLC controller and flushes the transmit HDLC FIFO. In T1 ESF mode, the transmit HDLC controller can
be connected to the FDL (THC1.THMS=1) or to any DS0 channel (THMS=0). In E1 mode, it can be connected to
an Sa bit channel (THMS=1) or to any DS0 channel (THMS=0). The THC2.THCS field specifies the DS0 channel
when THMS=0. When THC1.TCRCD=0, the transmit HDLC controller automatically generates the CRC-16 (the
frame check sequence or FCS) and transmits it after the last byte of the packet. When TCRCD=1, this automatic
CRC generation is disabled. When the transmit HDLC controller is connected to a DS0 channel, it can be
configured to fill or ignore individual bit positions of the DS0 channel by setting the bit fields of the THBSE register
appropriately.
The CPU can write the transmit HDLC FIFO one byte at a time by writing the THF register. When the transmit
FIFO’s fill status transitions from full to not-full, TLS2.TNFS is set to one to inform the CPU that space is available
in the transmit FIFO for additional data. The lower seven bits of the TFBA register (TFBA[6:0]) are a real-time field
that indicates the number of bytes of space available transmit FIFO for additional data. The CPU must take into
account the value of the TFBA.TFBA field when writing the FIFO to prevent FIFO overrun. There is no overrun
indication available from the Tx HDLC controller. Just before writing the last byte of a message to the Tx HDLC
FIFO, the CPU must set THC1.TEOM to delineate the message.
If software writes the FIFO more slowly than the Tx HDLC controller reads it, the fill level of the FIFO falls. When
the HDLC empties below the transmit low watermark set in THFC.TFLWM, the TLS2.TLWMS latched status bit is
set. If the FIFO underruns, the Tx HDLC controller automatically transmits an abort, and the latched status bit
TLS2.TUDR is set to indicate the underrun.
The real-time status bits in TRTS2 and the latched status bits in TLS2 provide plus the message status bit (MS) in
RHPBA provide FIFO empty/full status and message progress status to the system. In TLS2, the TMEND latched
status bit indicates when the Tx HDLC controller has finished sending a message. The latched status bits in TLS2
cause interrupt requests if enabled by the associated interrupt enable bits in TIM2.
A variety of configuration settings are available using the bits in THC1 and THC2. THC1.NOFS specifies whether
one or two flags (0x7E) are sent between consecutive messages. THC1.TFS specifies whether the inter-message
fill character between closing flags and opening flags is 0x7E or 0xFF. THC1.TZSD=1 disables the Tx bit stuffer
logic. This logic normally inserts a zero into the message bit stream after 5 consecutive ones to prevent the
emulation of a flag or abort sequence by the data pattern. When THC1.TEOML=1, the last message written into
the Tx FIFO is send repeatedly until the Tx HDLC controller is told to stop. Finally the CPU can abort the message
currently being sent by setting THC2.TABT=1.
10.12.2.1 Transmit HDLC Controller Example
The transmit HDLC controller status and control fields provide flexibility to support various software
implementations for transmit HDLC servicing. Polling, interrupt-driven or combination approaches are all feasible. A
flowchart of an example receive HDLC servicing routine is shown in Figure 10-66 above.
相关PDF资料 |
PDF描述 |
|---|---|
| DS34T104GN+ | IC TDM OVER PACKET 484TEBGA |
| DS34T101GN+ | IC TDM OVER PACKET 484TEBGA |
| MIC2211-GOYML TR | IC REG LDO 1.8V/2.9V 10-MLF |
| MIC2211-GJYML TR | IC REG LDO 1.8V/2.5V 10-MLF |
| MIC2211-SGYML TR | IC REG LDO 3.3V/1.8V 10-MLF |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS34T108GN+ | 功能描述:以太网 IC Octal TDM Over Packet Chip RoHS:否 制造商:Micrel 产品:Ethernet Switches 收发器数量:2 数据速率:10 Mb/s, 100 Mb/s 电源电压-最大:1.25 V, 3.45 V 电源电压-最小:1.15 V, 3.15 V 最大工作温度:+ 85 C 封装 / 箱体:QFN-64 封装:Tray |
| DS35 | 制造商:LUMILEDS 制造商全称:LUMILEDS 功能描述:power light source Luxeon Dental |
| DS3500N+ | 制造商:Maxim Integrated Products 功能描述:- Rail/Tube |
| DS3500N+T&R | 制造商:Maxim Integrated Products 功能描述:- Tape and Reel |
| DS3501 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:High-Voltage, NV, I2C POT with Temp Sensor and Lookup Table |
发布紧急采购，3分钟左右您将得到回复。