收藏本站
参数资料
型号： LFE3-35EA-6FN484C
厂商： LATTICE SEMICONDUCTOR CORP
元件分类： FPGA
中文描述： FPGA, PBGA484
封装： 23 X 23 MM, LEAD FREE, FPBGA-484
文件页数： 115/130页
文件大小： 2667K
代理商： LFE3-35EA-6FN484C
3-33
DC and Switching Characteristics
Lattice Semiconductor
LatticeECP3 Family Data Sheet
sysCLOCK PLL Timing
Over Recommended Operating Conditions
Parameter
Descriptions
Conditions
Clock
Min.
Typ.
Max.
Units
fIN
Input clock frequency (CLKI,
CLKFB)
Edge clock
2
—
500
MHz
Primary clock
2
—
420
MHz
fOUT
Output clock frequency (CLKOP,
CLKOS)
Edge clock
4
—
500
MHz
Primary clock
4
—
420
MHz
fOUT1
K-Divider output frequency
CLKOK
0.03125
—
250
MHz
fOUT2
K2-Divider output frequency
CLKOK2
0.667
—
166
MHz
fVCO
PLL VCO frequency
500
—
1000
MHz
fPFD
3
Phase detector input frequency
Edge clock
2
—
500
MHz
Primary clock
2
—
420
MHz
AC Characteristics
tPA
Programmable delay unit
65
130
260
ps
tDT
Output clock duty cycle
(CLKOS, at 50% setting)
Edge clock
45
50
55
%
fOUT 250 MHz
Primary clock
45
50
55
%
fOUT > 250MHz
Primary clock
30
50
70
%
tCPA
Coarse phase shift error
(CLKOS, at all settings)
-5
0
+5
% of
period
tOPW
Output clock pulse width high or
low
(CLKOS)
1.8
—
ns
tOPJIT
1
Output clock period jitter
fOUT 420MHz
—
200
p-p
420MHz > fOUT 100MHz
—
250
p-p
fOUT < 100MHz
—
0.025
UIPP
tSK
Input clock to output clock skew
when N/M = integer
——
500
p-p
tLOCK
2
Lock time
2 to 25 MHz
—
200
us
25 to 500 MHz
—
50
us
tUNLOCK
Reset to PLL unlock time to
ensure fast reset
—
50
ns
tHI
Input clock high time
90% to 90%
0.5
—
ns
tLO
Input clock low time
10% to 10%
0.5
—
ns
tIPJIT
Input clock period jitter
—
400
p-p
tRST
Reset signal pulse width high,
RESETM,
RESETK
10
—
ns
Reset signal pulse width high,
CNTRST
500
——
ns
1. Jitter sample is taken over 10,000 samples of the primary PLL output with clean reference clock with no additional I/O toggling.
2. Output clock is valid after tLOCK for PLL reset and dynamic delay adjustment.
3. Period jitter and cycle-to-cycle jitter numbers are guaranteed for
fPFD > 4MHz. For fPFD < 4MHz, the jitter numbers may not be met in cer-
tain conditions. Please contact the factory for
fPFD < 4MHz.
相关PDF资料
PDF描述
LFEC10E-5FN256C
LFXTAL015822 QUARTZ CRYSTAL RESONATOR, 0.032768 MHz
LFXTAL033073BULK QUARTZ CRYSTAL RESONATOR, 22.1184 MHz
LGK2308-0301F 2.5 MM AUDIO CONNECTOR, JACK
LGP1331 6.3V, DC POWER PLUG OR JACK
相关代理商/技术参数
参数描述
LFE3-35EA-6FN484I 功能描述:FPGA - 现场可编程门阵列 33.3K LUTs 295 I/O 1.2V -6 Speed IND RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFE3-35EA-6FN672C 功能描述:FPGA - 现场可编程门阵列 33.3K LUTs 310 I/O 1.2V -6 Speed RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFE3-35EA-6FN672I 功能描述:FPGA - 现场可编程门阵列 33.3K LUTs 310 I/O 1.2V -6 Speed IND RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFE3-35EA-6FTN256C 功能描述:FPGA - 现场可编程门阵列 33.3K LUTs 133 I/O 1.2V -6 Speed RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFE3-35EA-6FTN256I 功能描述:FPGA - 现场可编程门阵列 33.3K LUTs 133 I/O 1.2V -6 Speed IND RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*