- 您现在的位置：买卖IC网 > PDF目录1958 > ORT8850L-3BM680C (Lattice Semiconductor Corporation)IC FPSC TRANSCEIVER 8CH 680-BGA PDF资料下载
参数资料
| 型号： | ORT8850L-3BM680C |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 56/105页 |
| 文件大小： | 0K |
| 描述： | IC FPSC TRANSCEIVER 8CH 680-BGA |
| 产品变化通告： | Product Discontinuation 01/Aug/2011 |
| 标准包装： | 24 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页当前第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页
Lattice Semiconductor
ORCA ORT8850 Data Sheet
54
The next two examples show timing for serial TOH data input and output. For these cases, the clock is generated in
the FPGA logic and the discussion accounts for the skew between the clock signal at the FPGA latch and at the
FPGA/Core interface. The clock is routed over a secondary clock path and the skew can vary by ± 3 ns. A value of
+ 2 ns was assumed in the discussions.
Figure 30 shows the timing for sending serial TOH data from the Core to the FPGA logic with data being launched
and latched on the same (rising) clock edge. As in the previous examples, setup and hold time constraints for the
data versus the reference clock at the capturing latch must be met. Data is not captured before the next data is
launched, so there might be a hold time margin problem. Launched data has nearly a full clock period to become
stable at the capture latch and the maximum propagation delay is only 0.2 ns so setup margin should not be a
problem for the timing relationships assumed. Actual timing analysis should be performed for each application
because of the wide range of possible skew values.
Figure 30. Full Cycle, TOH Output Conguration and Timing (-1 Speed Grade)
D
+
Q
+
Δt
Embedded
Core
FPGA
Logic
Secondary Clock
0.4 ns
ASB_TOH_CLK
a. Configuration
b. Timing (ns)
FPGA_CLK
TOH_CLK
±3.0 ns skew
+2.0 ns assumed
TOH_CLK
0.0
4.7
9.4
14.1
18.8
ASB_TOH_CLK
0.4
5.1
8.8
14.5
19.2
Hold
Launch
FPGA_CLK
2.0
6.7
11.4
Capture
16.1
Data Valid
TOH_OUTxx
tprop_max = 2.0
tprop_min = - 0.5
Note: xx - [AA, AB, ..., BD]
TOH_OUTxx
相关PDF资料 |
PDF描述 |
|---|---|
| P1010PSE5HFA | MPU PROTO 800/667 425-TEPBGA1 |
| P1013NXN2LFB | IC MPU 1067MHZ 689TEPBGA |
| P1013PSE2EFA | IC MPU PROTO 600MHZ 689-TEPBGA |
| P1014NSN5DFA | IC MPU 800MHZ 425TEPBGA1 |
| P1014NSN5FFA | IC MPU 800MHZ 425TEPBGA1 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ORT8850L-3BMN680C | 功能描述:FPGA - 现场可编程门阵列 4992 LUT 278 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| ORT9303 | 制造商:BOT 制造商全称:Bedford Opto Technology Ltd. 功能描述:3 ELEMENT PCB MOUNT 1.8mm LED ARRAY |
| ORT9303B | 制造商:BOT 制造商全称:Bedford Opto Technology Ltd. 功能描述:3 ELEMENT PCB MOUNT 1.8mm LED ARRAY |
| ORT9303BL | 制造商:BOT 制造商全称:Bedford Opto Technology Ltd. 功能描述:3 ELEMENT PCB MOUNT 1.8mm LED ARRAY |
| ORT9303G | 制造商:BOT 制造商全称:Bedford Opto Technology Ltd. 功能描述:3 ELEMENT PCB MOUNT 1.8mm LED ARRAY |
发布紧急采购，3分钟左右您将得到回复。