- 您现在的位置：买卖IC网 > PDF目录1987 > AD9520-0BCPZ-REEL7 (Analog Devices Inc)IC CLOCK GEN 2.8GHZ VCO 64LFCSP PDF资料下载
参数资料
| 型号： | AD9520-0BCPZ-REEL7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 59/80页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN 2.8GHZ VCO 64LFCSP |
| 设计资源： | Synchronizing Multiple AD9910 1 GSPS Direct Digital Synthesizers (CN0121) Phase Coherent FSK Modulator (CN0186) |
| 标准包装： | 750 |
| 类型： | 时钟发生器，扇出配送 |
| PLL： | 是 |
| 输入： | CMOS，LVDS，LVPECL |
| 输出： | CMOS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:12，2:24 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 2.95GHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 64-LFCSP-VQ（9x9） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页当前第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页
AD9520-0
Data Sheet
Rev. A | Page 62 of 80
Addr.
(Hex)
Parameter
Bit 7 (MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0 (LSB)
Default
Value
(Hex)
Output Driver Control
0x0F0
OUT0 control
OUT0 format
OUT0 CMOS
configuration
OUT0 polarity
OUT0 LVPECL
differential voltage
OUT0 LVPECL
power-down
0x64
0x0F1
OUT1 control
OUT1 format
OUT1 CMOS
configuration
OUT1 polarity
OUT1 LVPECL
differential voltage
OUT1 LVPECL
power-down
0x64
0x0F2
OUT2 control
OUT2 format
OUT2 CMOS
configuration
OUT2 polarity
OUT2 LVPECL
differential voltage
OUT2 LVPECL
power-down
0x64
0x0F3
OUT3 control
OUT3 format
OUT3 CMOS
configuration
OUT3 polarity
OUT3 LVPECL
differential voltage
OUT3 LVPECL
power-down
0x64
0x0F4
OUT4 control
OUT4 format
OUT4 CMOS
configuration
OUT4 polarity
OUT4 LVPECL
differential voltage
OUT4 LVPECL
power-down
0x64
0x0F5
OUT5 control
OUT5 format
OUT5 CMOS
configuration
OUT5 polarity
OUT5 LVPECL
differential voltage
OUT5 LVPECL
power-down
0x64
0x0F6
OUT6 control
OUT6 format
OUT6 CMOS
configuration
OUT6 polarity
OUT6 LVPECL
differential voltage
OUT6 LVPECL
power-down
0x64
0x0F7
OUT7 control
OUT7 format
OUT7 CMOS
configuration
OUT7 polarity
OUT7 LVPECL
differential voltage
OUT7 LVPECL
power-down
0x64
0x0F8
OUT8 control
OUT8 format
OUT8 CMOS
configuration
OUT8 polarity
OUT8 LVPECL
differential voltage
OUT8 LVPECL
power-down
0x64
0x0F9
OUT9 control
OUT9 format
OUT9 CMOS
configuration
OUT9 polarity
OUT9 LVPECL
differential voltage
OUT9 LVPECL
power-down
0x64
0x0FA
OUT10 control
OUT10 format
OUT10 CMOS
configuration
OUT10 polarity
OUT10 LVPECL
differential voltage
OUT10 LVPECL
power-down
0x64
0x0FB
OUT11 control
OUT11 format
OUT11 CMOS
configuration
OUT11 polarity
OUT11 LVPECL
differential voltage
OUT11 LVPECL
power-down
0x64
0x0FC
Enable output
on CSDLD
CSDLD en
OUT7
CSDLD en
OUT6
CSDLD en
OUT5
CSDLD en
OUT4
CSDLD en
OUT3
CSDLD en
OUT2
CSDLD en
OUT1
CSDLD en
OUT0
0x00
0x0FD
Unused
CSDLD en
OUT11
CSDLD en
OUT10
CSDLD en
OUT9
CSDLD en
OUT8
0x00
0x0FE
to
0x18F
Unused
0x00
LVPECL Channel Dividers
0x190
Divider 0 (PECL)
Divider 0 low cycles
Divider 0 high cycles
0x77
0x191
Divider 0 bypass
Divider 0
ignore
SYNC
Divider 0
force high
Divider 0
start high
Divider 0
phase offset
0x00
0x192
Unused
Channel 0
power-
down
Channel 0
direct to
output
Disable
Divider 0
DCC
0x00
0x193
Divider 1 (PECL)
Divider 1 low cycles
Divider 1 high cycles
0x33
0x194
Divider 1 bypass
Divider 1
ignore
SYNC
Divider 1
force high
Divider 1
start high
Divider 1 phase offset
0x00
0x195
Unused
Channel 1
power-
down
Channel 1
direct to
output
Disable
Divider 1
DCC
0x00
0x196
Divider 2 (PECL)
Divider 2 low cycles
Divider 2 high cycles
0x11
0x197
Divider 2 bypass
Divider 2
ignore
SYNC
Divider 2
force high
Divider 2
start high
Divider 2 phase offset
0x00
0x198
Unused
Channel 2
power-
down
Channel 2
direct to
output
Disable
Divider 2
DCC
0x00
0x199
Divider 3 (PECL)
Divider 3 low cycles
Divider 3 high cycles
0x00
0x19A
Divider 3 bypass
Divider 3
ignore
SYNC
Divider 3
force high
Divider 3
start high
Divider 3 phase offset
0x00
0x19B
Unused
Channel 3
power-
down
Channel 3
direct to
output
Disable
Divider 3
DCC
0x00
0x19C
to
0x1DF
Unused
0x00
相关PDF资料 |
PDF描述 |
|---|---|
| AD9520-1BCPZ | IC CLOCK GEN 2.5GHZ VCO 64LFCSP |
| AD9520-2BCPZ | IC CLOCK GEN 2.2GHZ VCO 64LFCSP |
| AD9520-3BCPZ-REEL7 | IC CLOCK GEN 2GHZ VCO 64LFCSP |
| AD9520-4BCPZ-REEL7 | IC CLOCK GEN 1.6GHZ VCO 64LFCSP |
| AD9520-5BCPZ-REEL7 | IC CLOCK GEN EXT VCO 64LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9520-1 | 制造商:AD 制造商全称:Analog Devices 功能描述:12 LVPECL/24 CMOS Output Clock Generator with Integrated 2.5 GHz VCO |
| AD9520-1/PCBZ | 功能描述:BOARD EVAL FOR AD9520-1 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
| AD9520-1BCPZ | 功能描述:IC CLOCK GEN 2.5GHZ VCO 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| AD9520-1BCPZ-REEL7 | 功能描述:IC CLOCK GEN 2.5GHZ VCO 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| AD9520-2 | 制造商:AD 制造商全称:Analog Devices 功能描述:12 LVPECL/24 CMOS Output Clock Generator with Integrated 2.2 GHz VCO |
发布紧急采购，3分钟左右您将得到回复。