参数资料
| 型号： | IP-FFT |
| 厂商： | Altera |
| 文件页数： | 17/70页 |
| 文件大小： | 0K |
| 描述： | IP FFT/IFFT |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速傅里叶变换处理器 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页
Chapter 1: About This MegaCore Function
1–13
Performance and Resource Utilization
4 multipliers/2 adders complex multiplier structure, for data and twiddle width 16,
for Stratix IV (EP4SGX70DF29C2X) devices.
Table 1–19. Resource Usage with the Burst Data Flow Architecture—Stratix IV Devices
Points
256
1024
4096
256
1024
4096
256
1024
4096
256
1024
4096
256
1024
4096
Engine
Architecture
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Single Output
Single Output
Single Output
Single Output
Single Output
Single Output
Number of
Engines (2)
1
1
1
2
2
2
4
4
4
1
1
1
2
2
2
Combinational
ALUTs
1794
1829
1881
2968
3014
3053
5160
5218
5284
704
740
801
1036
1052
1092
Logic
Registers
3502
3684
3852
5489
5680
5856
9891
10101
10290
1436
1482
1528
2332
2408
2484
Memory
(Bits)
14592
57600
229632
14592
57600
229632
14592
57600
229632
9472
37120
147712
14592
57600
229632
Memory
(M9K)
8
8
28
15
15
28
28
28
28
3
6
19
9
11
28
18 × 18
Blocks
12
12
12
24
24
24
48
48
48
4
4
4
8
8
8
f MAX
(MHz)
436
446
443
418
412
366
369
385
380
407
413
412
405
431
406
(1) Represents data and twiddle factor precision.
(2) When using the burst data flow architecture, you can specify the number of engines in the FFT parameter editor. You may choose from one to
two single-output engines in parallel, or from one, two, or four quad-output engines in parallel.
4 multipliers/2 adders complex multiplier structure, for data and twiddle width 16,
for Stratix IV (EP4SGX70DF29C2X) devices.
Table 1–20. Performance with the Burst Data Flow Architecture—Stratix IV Devices (Part 1 of 2)
Transform
Data Load & Transform
Block Throughput
Calculation Time
Points
Engine
Architecture
Number of
Engines (1)
f MAX
(MHz)
Cycles Time ( ? s)
Calculation
Cycles Time ( ? s)
Cycles
Time ( ? s)
256
1024
4096
256
1024
4096
256
1024
4096
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
1
1
1
2
2
2
4
4
4
436
446
443
418
412
366
369
385
380
235
1069
5167
162
557
2607
118
340
1378
0.54
2.39
11.66
0.39
1.35
7.12
0.32
0.88
3.63
491
2093
9263
397
1581
6703
374
1364
5474
1.12
4.69
20.9
0.95
3.83
18.3
1.01
3.55
14.42
331
1291
6157
299
1163
5133
283
1099
4633
0.76
2.89
13.89
0.71
2.82
14.01
0.77
2.86
12.20
November 2013
Altera Corporation
FFT MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-FIR | IP FIR COMPILER |
| IP-NCO | IP NCO COMPILER |
| IP-NIOS | IP NIOS II MEGACORE |
| IP-PCI/MT64 | IP PCI 64BIT MASTER/TARGET |
| IP-PCIE/8 | IP PCI EXPRESS, X8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPFH6N03LA G | 功能描述:MOSFET N-CH 25V 50A DPAK RoHS:是 类别:分离式半导体产品 >> FET - 单 系列:OptiMOS™ 标准包装:1,000 系列:MESH OVERLAY™ FET 型:MOSFET N 通道，金属氧化物 FET 特点:逻辑电平门 漏极至源极电压(Vdss):200V 电流 - 连续漏极(Id) @ 25° C:18A 开态Rds（最大）@ Id, Vgs @ 25° C:180 毫欧 @ 9A，10V Id 时的 Vgs(th)（最大）:4V @ 250µA 闸电荷(Qg) @ Vgs:72nC @ 10V 输入电容 (Ciss) @ Vds:1560pF @ 25V 功率 - 最大:40W 安装类型:通孔 封装/外壳:TO-220-3 整包 供应商设备封装:TO-220FP 包装:管件 |
| IPFH6N03LAG | 功能描述:MOSFET N-Channel MOSFET 20-200V RoHS:否 制造商:STMicroelectronics 晶体管极性:N-Channel 汲极/源极击穿电压:650 V 闸/源击穿电压:25 V 漏极连续电流:130 A 电阻汲极/源极 RDS（导通）:0.014 Ohms 配置:Single 最大工作温度: 安装风格:Through Hole 封装 / 箱体:Max247 封装:Tube |
| IP-FIR | 功能描述:开发软件 FIR Compiler MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-FIRII | 功能描述:开发软件 FIR Compiler II MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPFLBPT2 | 制造商:Carlo Gavazzi 功能描述:IL 35MM MUSH P-P PL 22MM RED |
发布紧急采购，3分钟左右您将得到回复。