参数资料
| 型号： | IP-FFT |
| 厂商： | Altera |
| 文件页数： | 65/70页 |
| 文件大小： | 0K |
| 描述： | IP FFT/IFFT |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速傅里叶变换处理器 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页当前第65页第66页第67页第68页第69页第70页
Appendix A: Block Floating Point Scaling
A–5
Achieving Unity Gain in an IFFT+FFT Pair
equation to achieve unity gain.
Figure A–2. Derivation to Achieve IFFT/FFT Pair Unity Gain
IFFT
FFT
x0
X0 = IFFT(x0)
x0 = FFT(X0)
× data1 × 2
–exp1
=
1
× IFFTa (x0)
= FFT(
1
)
N
N
× data1 × 2
× FFTa (data1)
=
1
N
–exp1
=
1
N
×2
–exp1
–exp1
=
1
×2
× data2 × 2
–exp2
N
–exp1 –exp2
=
1
×2
× data2
N
where:
x 0 = Input data to IFFT
X 0 = Output data from IFFT
N = number of points
data1 = IFFT output data and FFT input data
data2 = FFT output data
exp1 = IFFT output exponent
exp2 = FFT output exponent
IFFTa = IFFT
FFTa = FFT
Any scaling operation on X 0 followed by truncation loses the value of exp1 and does
not result in unity gain at x0 . Any scaling operation must be done on X 0 only when it
is the final result. If the intermediate result X 0 is first padded with exp1 number of
zeros and then truncated or if the data bits of X 0 are truncated, the scaling information
is lost.
One way to keep unity gain is by passing the exp1 value to the output of the FFT
block. The other way is to preserve the full precision of data1 ×2 – exp1 and use this
value as input to the FFT block. The disadvantage of the second method is a large size
requirement for the FFT to accept the input with growing bit width from IFFT
operations. The resolution required to accommodate this bit width will, in most cases,
exceed the maximum data width supported by the core.
f For more information, refer to the Achieving Unity Gain in Block Floating Point
IFFT+FFT Pair design example under DSP Design Examples at www.altera.com .
November 2013
Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-FIR | IP FIR COMPILER |
| IP-NCO | IP NCO COMPILER |
| IP-NIOS | IP NIOS II MEGACORE |
| IP-PCI/MT64 | IP PCI 64BIT MASTER/TARGET |
| IP-PCIE/8 | IP PCI EXPRESS, X8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPFH6N03LA G | 功能描述:MOSFET N-CH 25V 50A DPAK RoHS:是 类别:分离式半导体产品 >> FET - 单 系列:OptiMOS™ 标准包装:1,000 系列:MESH OVERLAY™ FET 型:MOSFET N 通道，金属氧化物 FET 特点:逻辑电平门 漏极至源极电压(Vdss):200V 电流 - 连续漏极(Id) @ 25° C:18A 开态Rds（最大）@ Id, Vgs @ 25° C:180 毫欧 @ 9A，10V Id 时的 Vgs(th)（最大）:4V @ 250µA 闸电荷(Qg) @ Vgs:72nC @ 10V 输入电容 (Ciss) @ Vds:1560pF @ 25V 功率 - 最大:40W 安装类型:通孔 封装/外壳:TO-220-3 整包 供应商设备封装:TO-220FP 包装:管件 |
| IPFH6N03LAG | 功能描述:MOSFET N-Channel MOSFET 20-200V RoHS:否 制造商:STMicroelectronics 晶体管极性:N-Channel 汲极/源极击穿电压:650 V 闸/源击穿电压:25 V 漏极连续电流:130 A 电阻汲极/源极 RDS（导通）:0.014 Ohms 配置:Single 最大工作温度: 安装风格:Through Hole 封装 / 箱体:Max247 封装:Tube |
| IP-FIR | 功能描述:开发软件 FIR Compiler MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-FIRII | 功能描述:开发软件 FIR Compiler II MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPFLBPT2 | 制造商:Carlo Gavazzi 功能描述:IL 35MM MUSH P-P PL 22MM RED |
发布紧急采购，3分钟左右您将得到回复。