- 您现在的位置：买卖IC网 > PDF目录189449 > OR4E062BM680-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 2024 CLBS, 515000 GATES, PBGA680 PDF资料下载
参数资料
| 型号： | OR4E062BM680-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 2024 CLBS, 515000 GATES, PBGA680 |
| 封装： | PLASTIC, FBGA-680 |
| 文件页数： | 128/151页 |
| 文件大小： | 2680K |
| 代理商： | OR4E062BM680-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页当前第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页
78
Lattice Semiconductor
Data Sheet
September, 2002
ORCA Series 4 FPGAs
TimingCharacteristics
Todefinespeedgrades,theORCAseriespartnumberdesignation(seeOrderingInformation)usesasingle-digit
numbertodesignateaspeedgrade.Thisnumberisnotrelatedtoanysingleacparameter.Highernumbersindi-
cateafastersetoftimingparameters.Theactualspeedsortingisbasedontestingthedelayinapathconsistingof
aninputbuffer,combinatorialdelaythroughallPLCsinarow,andanoutputbuffer.Othertestsarethendoneto
verifyotherdelayparameters,suchasroutingdelays,setuptimestoFFs,etc.
ThemostaccuratetimingcharacteristicsarereportedbythetiminganalyzerintheORCAFoundryDevelopment
System.Atimingreportprovidedbythedevelopmentsystemafterlayoutdividespathdelaysintologicandrouting
delays.Thetiminganalyzercanalsoprovidelogicdelayspriortolayout.Whilethisallowsroutingbudgetesti-
mates,thereiswidevarianceinroutingdelaysassociatedwithdifferentlayouts.
ThelogictimingparametersnotedintheElectricalCharacteristicssectionofthisdatasheetarethesameasthose
inORCAFoundry.Inthetimingtablesthatfollow,symbolnamesaregenerallyaconcatenationofthePFUoperat-
ingmode(asdefinedinTable3)andtheparametertype.Thesetup,hold,andpropagationdelayparameters,
definedbelow,aredesignatedinthesymbolnamebytheSET,HLD,andDELcharacters,respectively.Thevalues
givenfortheparametersarethesameasthoseusedduringproductiontestingandspeedbinningofthedevices.
Thejunctiontemperatureandsupplyvoltageusedtocharacterizethedevicesarelistedinthedelaytablesandthe
delayvaluesinthisdatasheetarefromORCAFoundry2001.Actualdelaysatnominaltemperatureandvoltage
forbest-caseprocessescanbemuchbetterthanthevaluesgiven.
Itshouldbenotedthatthejunctiontemperatureusedinthetablesisgenerally85°C.Thejunctiontemperaturefor
theFPGAdependsonthepowerdissipatedbythedevice,thepackagethermalcharacteristics(ΘJA),andthe
ambienttemperature,ascalculatedinthefollowingequationandasdiscussedfurtherinthePackageThermal
Characteristicssection:
TJmax=TAmax+(PΘJA)°C
Note: TheusermustdeterminethisjunctiontemperaturetoseeifthedelaysfromORCAFoundryshouldbeder-
atedbasedonthefollowingderatingtables.
devices.ThedelayvaluesinthisdatasheetandreportedbyORCAFoundryareshownas1.00inthetables.The
methodfordeterminingthemaximumjunctiontemperatureisdefinedinthePackageThermalCharacteristicssec-
tion.Takencumulatively,therangeofparametervaluesforbest-casevs.worst-caseprocessing,supplyvoltage,
andjunctiontemperaturecanapproach3to1.
ThetypicaltimingpathinSeries4ismadeupofboth3.3V(VDDIOand/orVDD33)componentsand1.5V(VDD15)
components.Forexample,allI/OcircuitsuseVDDIOatthedeviceinterfacebutallinternalroutingandI/Oregister
logicuseVDD15.Thusactualvoltagederatingneedstobedonebasedonmultipleparameters.Asimpleapproxi-
mationisthat50%ofthedelaypathisduetoeachoftheseparameters.AllinternalpathsuseVDD15forlogicand
VDD33forrouting,butifVDD33remainsabove3.0Vtheinternaldelayscanbeassumedtobedependenton
VDD15deratingvaluesonly.Notehoweverthattemperaturederatingisapproximatelythesamepercentageforall
threesupplyvoltagesthusallowingonetemperaturederatingvaluetobeused.Forthemostaccurateresults,volt-
ageandtemperaturederatingcapabilitiestobereleasedinORCAFoundry2001shouldbeused.
Table37.I/ODeratingfor3.3VI/Os(VDDIO)—OnlyvalidforTTL/CMOSI/Os
TJ
(°C)
PowerSupplyVoltage
3.0V
3.15V
3.3V
3.45V
3.6V
–40
0.83
0.81
0.78
0.76
0.75
0
0.87
0.84
0.81
0.80
0.78
25
0.91
0.88
0.85
0.82
0.81
85
1.00
0.97
0.93
0.91
0.88
100
1.02
0.99
0.96
0.93
0.90
125
1.07
1.03
0.99
0.97
0.94
相关PDF资料 |
PDF描述 |
|---|---|
| OR4E063BA352-DB | FPGA, 2024 CLBS, 515000 GATES, PBGA352 |
| OR4E063BM680-DB | FPGA, 2024 CLBS, 515000 GATES, PBGA680 |
| ORT4622-8BC432I | FPGA, PBGA432 |
| ORT4622-8BM680I | FPGA, PBGA680 |
| ORT4622-8BC432I | FPGA, PBGA432 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR4E10 | 制造商:AGERE 制造商全称:AGERE 功能描述:Field-Programmable Gate Arrays |
| OR4E14 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays |
| OR4E2 | 制造商:AGERE 制造商全称:AGERE 功能描述:Field-Programmable Gate Arrays |
| OR4E2-1BA256 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| OR4E2-1BA352 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
发布紧急采购，3分钟左右您将得到回复。