OR4E062BM680-DB PDF资料下载(135/151 页)FPGA, 2024 CLBS, 515000 GATES, PBGA680

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录189449 > OR4E062BM680-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 2024 CLBS, 515000 GATES, PBGA680 PDF资料下载

参数资料

型号：	OR4E062BM680-DB
厂商：	LATTICE SEMICONDUCTOR CORP
元件分类：	FPGA
英文描述：	FPGA, 2024 CLBS, 515000 GATES, PBGA680
封装：	PLASTIC, FBGA-680
文件页数：	135/151页
文件大小：	2680K
代理商：	OR4E062BM680-DB

第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页当前第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页

84

Lattice Semiconductor

Data Sheet

September, 2002

ORCA Series 4 FPGAs

TimingCharacteristics(continued)

Table44.PIOOutputBufferTimingCharacteristics

OR4Exx industrial: VDD15 = 1.425 V, VDD33 = 3.0 V, VDDIO = Min, TJ

=+85 °C.

* SeetheSeries4PIOApplicationnoteforoutputloadconditionsontheseoutputbuffertypes.

Note: Thevaluesintheabovetableshouldbeusedtomodifytheresultsallinformationinthefollowingsystemtimingtables,whichareall

basedon12mAFastTTL(OLVTTL_F12)outputtiming.

Parameter

Symbol

Speed

Unit

Output

Load

(pF)

-1

-2

-3

Min

Max

Min Max Min

Max

OutputDelays

Output Delay Adjustments from OLVTTL_F12:

LVTTL_S6 (Slew Limited, 6 mA)

OUT_LVTTL_S6

—

2.01

—

1.72

—

1.56

ns

30 pF

LVTTL_S12 (Slew Limited, 12 mA)

OUT_LVTTL_S12

—

1.25

—

1.06

—

0.97

ns

30 pF

LVTTL_S24 (Slew Limited, 24 mA)

OUT_LVTTL_S24

—

0.76

—

0.60

—

0.55

ns

30 pF

LVTTL_F6 (Fast, 6 mA)

OUT_LVTTL_F6

—

0.72

—

0.68

—

0.61

ns

30 pF

LVTTL_F24 (Fast, 24 mA)

OUT_LVTTL_F24

—

–0.35

—

–0.32

—

–0.29

ns

30 pF

LVCMOS18_S6 (Slew Limited, 6 mA)

OUT_CMOS18_S6

—

6.91

—

5.36

—

4.87

ns

30 pF

LVCMOS18_S12 (Slew Limited, 12 mA)

OUT_CMOS18_S12

—

6.23

—

3.90

—

3.55

ns

30 pF

LVCMOS18_S24 (Slew Limited, 24 mA)

OUT_CMOS18_S24

—

4.50

—

3.29

—

2.99

ns

30 pF

LVCMOS18_F6 (Fast, 6 mA)

OUT_CMOS18_F6

—

4.75

—

3.83

—

3.48

ns

30 pF

LVCMOS18_F12 (Fast, 12 mA)

OUT_CMOS18_F12

—

2.38

—

1.86

—

1.69

ns

30 pF

LVCMOS18_F24 (Fast, 24 mA)

OUT_CMOS18_F24

—

1.23

—

0.90

—

0.82

ns

30 pF

LVCMOS2_S6 (Slew Limited, 6 mA)

OUT_CMOS18_S6

—

3.26

—

2.66

—

2.42

ns

30 pF

LVCMOS2_S12 (Slew Limited, 12 mA)

OUT_CMOS18_S12

—

2.09

—

1.69

—

1.54

ns

30 pF

LVCMOS2_S24(Slew Limited, 24 mA)

OUT_CMOS18_S24

—

1.58

—

1.23

—

1.12

ns

30 pF

LVCMOS2_F6 (Fast, 6 mA)

OUT_CMOS18_F6

—

1.80

—

1.59

—

1.44

ns

30 pF

LVCMOS2_F12 (Fast, 12 mA)

OUT_CMOS18_F12

—

0.61

—

0.50

—

0.45

ns

30 pF

LVCMOS2_F24 (Fast, 24 mA)

OUT_CMOS18_F24

—

0.03

—

–0.03

—

–0.03

ns

30 pF

LVDS

OUT_LVDS

—

0.07

—

0.00

—

0.00

ns

*

LVPECL

OUT_LVPECL

—

–0.57

—

–0.55

—

–0.50

ns

*

PCI_33 (3.3V)

OUT_PCI_33

—

4.84

—

3.42

—

3.11

ns

10 pF

PCI_66 (3.3V)

OUT_PCI_66

—

4.84

—

3.42

—

3.11

ns

10 pF

GTL

OUT_GTL

—

3.22

—

2.45

—

2.23

ns

*

GTLP (GTL+)

OUT_GTLP

—

3.60

—

2.76

—

2.51

ns

*

HSTL_I

OUT_HSTL_I

—

1.89

—

1.30

—

1.18

ns

20 pF

HSTL_II

OUT_HSTL_II

—

1.89

—

1.30

—

1.18

ns

20 pF

HSTL_III

OUT_HSTL_III

—

2.78

—

1.78

—

1.62

ns

20 pF

HSTL_IV

OUT_HSTL_IV

—

2.78

—

1.78

—

1.62

ns

20 pF

SSTL2_I

OUT_SSTL2_I

—

–0.15

—

–0.18

—

–0.16

ns

30 pF

SSTL2_II

OUT_SSTL2_II

—

–0.15

—

–0.18

—

–0.16

ns

30 pF

SSTL3_I

OUT_SSTL3_I

—

–0.50

—

–0.41

—

–0.37

ns

30 pF

SSTL3_II

OUT_SSTL3_II

—

–0.50

—

–0.41

—

–0.37

ns

30 pF

PECL

OUT_PECL

—

0.12

—

0.16

—

0.15

ns

25 pF

OutputDelayAdjustmentsfromCycleStealing(typicallyusedtoadjustsetupvs.clk->out):

OneDelayCell

OCYCDEL1

0.89

—

0.70

—

0.64

—

ns

—

TwoDelayCells

OCYCDEL2

1.64

—

1.29

—

1.18

—

ns

—

ThreeDelayCells

OCYCDEL3

2.43

—

1.98

—

1.80

—

ns

—

相关PDF资料	PDF描述
OR4E063BA352-DB	FPGA, 2024 CLBS, 515000 GATES, PBGA352
OR4E063BM680-DB	FPGA, 2024 CLBS, 515000 GATES, PBGA680
ORT4622-8BC432I	FPGA, PBGA432
ORT4622-8BM680I	FPGA, PBGA680
ORT4622-8BC432I	FPGA, PBGA432

相关代理商/技术参数	参数描述
OR4E10	制造商:AGERE 制造商全称:AGERE 功能描述:Field-Programmable Gate Arrays
OR4E14	制造商:未知厂家制造商全称:未知厂家功能描述:Field-Programmable Gate Arrays
OR4E2	制造商:AGERE 制造商全称:AGERE 功能描述:Field-Programmable Gate Arrays
OR4E2-1BA256	制造商:未知厂家制造商全称:未知厂家功能描述:FPGA
OR4E2-1BA352	制造商:未知厂家制造商全称:未知厂家功能描述:FPGA

发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

*型号	*数量	厂商	批号	封装

添加更多采购

我的联系方式

*

*

*