- 您现在的位置：买卖IC网 > PDF目录68583 > WJLXT384LEB1 (CORTINA SYSTEMS INC) DATACOM, PCM TRANSCEIVER, PQFP144 PDF资料下载
参数资料
| 型号： | WJLXT384LEB1 |
| 厂商： | CORTINA SYSTEMS INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | DATACOM, PCM TRANSCEIVER, PQFP144 |
| 封装： | 20 X 20MM, ROHS COMPLIANT, LQFP-144 |
| 文件页数： | 113/140页 |
| 文件大小： | 1514K |
| 代理商： | WJLXT384LEB1 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页当前第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
74
Document Number: 248994
Revision Number: 005
Revision Date: November 28, 2005
Intel LXT384 Octal T1/E1/J1 S/H PCM Transceiver with JA
7.5
Interrupt Handling
7.5.1
Interrupt Sources
Interrupt sources include the following:
1. Status change in the LOS (Loss of Signal) Status register (04h, Table 32). The LXT384
Transceiver continuously monitors the receiver signal and updates the specific LOS status bit
to indicate either the presence or absence of an LOS condition.
2. Status change in the AIS (Alarm Indication Signal) Status register (13h, Table 47). The LOS
(Loss of Signal) Status register (04h, Table 32). The LOS (Loss of Signal) Status register (04h,
Table 32). The LXT384 Transceiver monitors the incoming data stream and updates the
specific AIS status bit to indicate either the presence or absence of a AIS condition.
7.5.2
Interrupt Enable
The LXT384 Transceiver provides a latched interrupt output (INT). An interrupt occurs any time
there is a transition on any enabled bit in the corresponding status register.
Register 06h (Table 34) is the LOS Interrupt Enable register, and register 14h (Table 48) is the AIS
Interrupt Enable register. Writing a logic ‘1’ into the corresponding mask register enables a bit in
the corresponding interrupt status register to generate an interrupt. The power-on default value is
all zeroes. The setting of the interrupt enable bit does not affect the operation of the status registers.
Register 08h (Table 36) is the LOS Interrupt Status register, and register 15h (Table 49) is the RAIS
Interrupt Status register. When there is a transition on any enabled bit in a status register, the
associated bit of the interrupt status register is set and an interrupt is generated (if one is not already
pending). When an interrupt occurs, the INT pin is asserted low. The output circuitry of the INT pin
consists of an active pull-down device (an open drain). An external pull-up resistor of
approximately 10k
Ω is required to support wired-OR operation with other LXT384 Transceivers.
7.5.3
Interrupt Clear
When an interrupt occurs, the interrupt service routine (ISR) operates as follows:
1. The ISR must read the interrupt status registers (08h and 15h) to identify the interrupt source.
2. The ISR must then read the corresponding status monitor register to obtain the current status of
the LXT384 Transceiver.
Note:
Reading an interrupt-status register clears the ‘sticky’ status bit set by the interrupt. (A ‘sticky’
status bit is a bit that, once set, remains set until it is explicitly cleared.) Automatically clearing
an interrupt-status register prepares the register for the next interrupt.
The status-monitor registers are the LOS Status register (04h, Table 32)and the AIS Status
register (13h, Table 47). Reading a status-monitor register clears its corresponding interrupts
on the rising edge of the read or data strobe. When all pending interrupts are cleared, the signal
on INT goes high.
相关PDF资料 |
PDF描述 |
|---|---|
| WJLXT385LEB1 | DATACOM, PCM TRANSCEIVER, PQFP144 |
| WJLXT385LEB1 | DATACOM, PCM TRANSCEIVER, PQFP144 |
| WJLXT386LEB2 | DATACOM, PCM TRANSCEIVER, PQFP100 |
| WJLXT386LEB2 | DATACOM, PCM TRANSCEIVER, PQFP100 |
| WJLXT388LEB2 | DATACOM, PCM TRANSCEIVER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| WJLXT386LE.B2 | 功能描述:IC TRANS QUAD T1/E1/J1 100-LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:25 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:4.5 V ~ 5.5 V 安装类型:通孔 封装/外壳:16-DIP（0.300"，7.62mm） 供应商设备封装:16-PDIP 包装:管件 |
| WJLXT6155LE.B5 | 制造商:Intel 功能描述:SONET/SDH/ATM Transceiver 1TX 1RX 64-Pin LQFP |
| WJLXT6155LE.B5-866255 | 功能描述:TXRX SDH/SONET/ATM HS 64-LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:50 系列:- 类型:收发器 驱动器/接收器数:1/1 规程:RS422，RS485 电源电压:4.75 V ~ 5.25 V 安装类型:通孔 封装/外壳:8-DIP（0.300"，7.62mm） 供应商设备封装:8-PDIP 包装:管件 产品目录页面:1402 (CN2011-ZH PDF) |
| WJLXT6155LE.B5-866256 | 制造商:Cortina Systems Inc 功能描述:SONET/SDH/ATM Transceiver 1TX 1RX 64-Pin LQFP T/R |
| WJLXT901ALC.A4 | 功能描述:IC 10BASE-T/AUI TXCVR 64-LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:1,000 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-SOIC（0.295"，7.50mm 宽） 供应商设备封装:16-SOIC 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。