参数资料
型号: 865G
厂商: Intel Corp.
英文描述: Intel 865G/865GV Graphics and Memory Controller Hub
中文描述: 英特尔865G/865GV图形和内存控制器中枢
文件页数: 131/249页
文件大小: 3540K
代理商: 865G
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页当前第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页
132
Intel
82865G/82865GV GMCH Datasheet
Register Description
3.10
Device 6 Memory-Mapped I/O Register Space
The DRAM timing and delay registers are located in the memory-mapped register (MMR) space of
Device 6.
Table 14
provides the register address map for this set of registers.
Note:
All accesses to these memory-mapped registers must be made as a single DWord (4 bytes) or less.
Access must be aligned on a natural boundary.
3.10.1
DRB[0:7]—DRAM Row Boundary Register
(Device 6, MMR)
Address Offset:
Default Value:
Access:
Size:
0000h–0007h (DRB0–DRB7)
00h
R/W
8 bits each register
The DRAM row Boundary registers define the upper boundary address of each DRAM row. Each
row has its own single-byte DRB register. The granularity of these registers is 64 MB. For
example, a value of 1 in DRB0
indicates that 64 MB of DRAM has been populated in the first row.
When in either of the two dual-channel modes, the granularity of these registers is still 64 MB. In
this case, the lowest order bit in each register is always programmed to 0 yielding a minimum
granularity of 128 MB. Bit 7 of each of these registers is reserved and must be programmed to 0.
Table 14. Device 6 Memory-Mapped I/O Register Address Map
Byte
Address
Offset
Register
Symbol
Register Name
Default Value
Access
0000h
DRB0
DRAM Row 0 Boundary
01h
RW
0001h
DRB1
DRAM Row 1 Boundary
01h
RW
0002h
DRB2
DRAM Row 2 Boundary
01h
RW
0003h
DRB3
DRAM Row 3 Boundary
01h
RW
0004h
DRB4
DRAM Row 4 Boundary
01h
RW
0005h
DRB5
DRAM Row 5 Boundary
01h
RW
0006h
DRB6
DRAM Row 6 Boundary
01h
RW
0007h
DRB7
DRAM Row 7 Boundary
01h
RW
0008–000Bh
Intel Reserved
0010h
DRA0,1
DRAM Row 0,1 Attribute
00h
RW
0011h
DRA2,3
DRAM Row 2,3 Attribute
00h
RW
0012h
DRA4,5
DRAM Row 4,5 Attribute
00h
RW
0013h
DRA6,7
DRAM Row 6,7 Attribute
00h
RW
0014–005Fh
Intel Reserved
0060–0063h
DRT
DRAM Timing
0000 0000h
RW
0064–0067h
Intel Reserved
0068–006Bh
DRC
DRAM Controller Mode
0001 0001h
RW
006C–FFFFh
Intel Reserved
相关PDF资料
PDF描述
8663 T-1 Subminiature Lamps
8664 T-1 Subminiature Lamps
8666 T- Subminiature Lamps
86HF160 STANDARD RECOVERY DIODES
86HF120M STANDARD RECOVERY DIODES
相关代理商/技术参数
参数描述
865G NEO2-LS 制造商:Micro-Star International 功能描述:865G P4 ATX 800FSB VID - Bulk
865GM2-LS 制造商:Micro-Star International 功能描述:INTEL P4 800FSB MOTHERBOARD - Bulk
865GV 制造商:INTEL 制造商全称:Intel Corporation 功能描述:Intel 865G/865GV Graphics and Memory Controller Hub
865GVM3-V 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk
865GVM3-V RPL 制造商:Micro-Star International 功能描述:REPAIR/REPLACEMENT - Bulk