- 您现在的位置：买卖IC网 > PDF目录378250 > 865G (Intel Corp.) Intel 865G/865GV Graphics and Memory Controller Hub PDF资料下载
参数资料
| 型号： | 865G |
| 厂商： | Intel Corp. |
| 英文描述： | Intel 865G/865GV Graphics and Memory Controller Hub |
| 中文描述： | 英特尔865G/865GV图形和内存控制器中枢 |
| 文件页数： | 98/249页 |
| 文件大小： | 3540K |
| 代理商： | 865G |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页当前第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页
Intel
82865G/82865GV GMCH Datasheet
99
Register Description
3.6.21
BCTRL1—Bridge Control Register (Device 1)
Address Offset:
Default Value:
Access:
Size:
3Eh
00h
RO, R/W
8 bits
This register provides extensions to the PCICMD1 register that are specific to PCI-to-PCI bridges.
The BCTRL1 provides additional control for the secondary interface (i.e., PCI_B/AGP) as well as
some bits that affect the overall behavior of the virtual PCI-to-PCI bridge in the GMCH
(e.g., VGA compatible address ranges mapping).
The bit field definitions for VGAEN and MDAP are detailed in
Table 9
.
Bit
Descriptions
7
Fast Back-to-Back Enable (FB2BEN)—RO.
Hardwired to 0. GMCH does not generate fast back-
to-back cycles as a master on AGP.
6
Secondary Bus Reset (SRESET)—RO.
Hardwired to 0. GMCH does not support generation of
reset via this bit on the AGP.
5
Master Abort Mode (MAMODE)—RO.
Hardwired to 0. Thus, when acting as a master on AGP/
PCI_B, the GMCH will discard writes and return all 1s during reads when a master abort occurs.
4
Reserved.
3
VGA Enable (VGAEN)—R/W.
This bit controls the routing of processor-initiated transactions
targeting VGA compatible I/O and memory address ranges. This bit works in conjunction with the
GMCHCFG[MDAP] bit (offset C6h) as described in
Table 9
.
0 = Disable
1 = Enable
2
ISA Enable (ISAEN)—R/W.
This bit modifies the response by the GMCH to an I/O access issued
by the processor that target ISA I/O addresses. This applies only to I/O addresses that are enabled
by the IOBASE and IOLIMIT registers.
0 =All addresses defined by the IOBASE and IOLIMIT for processor I/O transactions are mapped
to PCI_B/AGP. (default)
1 =The GMCH does not forward to PCI_B/AGP any I/O transactions addressing the last 768 bytes
in each 1-KB block, even if the addresses are within the range defined by the IOBASE and
IOLIMIT registers. Instead of going to PCI_B/AGP these cycles are forwarded to HI where
they can be subtractively or positively claimed by the ISA bridge.
1
SERR Enable (SERREN)—RO.
Hardwired to 0. This bit normally controls forwarding SERR# on
the secondary interface to the primary interface. The GMCH does not support the SERR# signal
on the AGP/PCI_B bus.
0
Parity Error Response Enable (PEREN)—R/W.
This bit controls the GMCH’s response to data
phase parity errors on PCI_B/AGP. G_PERR# is not implemented by the GMCH.
0 =Disable. Address and data parity errors on PCI_B/AGP are not reported via the GMCH HI
SERR messaging mechanism. Other types of error conditions can still be signaled via SERR
messaging independent of this bit’s state.
1 =Enable. Address and data parity errors detected on PCI_B are reported via the HI SERR
messaging mechanism, if further enabled by SERRE1.
Table 9. VGAEN and MDAP Field Definitions
VGAEN
MDAP
Description
0
0
All References to MDA and VGA space are routed to HI.
0
1
Illegal combination.
1
0
All VGA references are routed to this bus. MDA references are routed to HI.
1
1
All VGA references are routed to this bus. MDA references are routed to HI.
相关PDF资料 |
PDF描述 |
|---|---|
| 8663 | T-1 Subminiature Lamps |
| 8664 | T-1 Subminiature Lamps |
| 8666 | T- Subminiature Lamps |
| 86HF160 | STANDARD RECOVERY DIODES |
| 86HF120M | STANDARD RECOVERY DIODES |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 865G NEO2-LS | 制造商:Micro-Star International 功能描述:865G P4 ATX 800FSB VID - Bulk |
| 865GM2-LS | 制造商:Micro-Star International 功能描述:INTEL P4 800FSB MOTHERBOARD - Bulk |
| 865GV | 制造商:INTEL 制造商全称:Intel Corporation 功能描述:Intel 865G/865GV Graphics and Memory Controller Hub |
| 865GVM3-V | 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk |
| 865GVM3-V RPL | 制造商:Micro-Star International 功能描述:REPAIR/REPLACEMENT - Bulk |
发布紧急采购，3分钟左右您将得到回复。