参数资料
型号: 865G
厂商: Intel Corp.
英文描述: Intel 865G/865GV Graphics and Memory Controller Hub
中文描述: 英特尔865G/865GV图形和内存控制器中枢
文件页数: 57/249页
文件大小: 3540K
代理商: 865G
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页当前第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页
58
Intel
82865G/82865GV GMCH Datasheet
Register Description
3.5.3
PCICMD—PCI Command Register (Device 0)
Address Offset:
Default Value:
Access:
Size:
04–05h
0006h
RO, R/W
16 bits
Since GMCH Device 0 does not physically reside on PCI_A, many of the bits are not implemented.
Writes to non-implemented bits have no effect.
Bit
Descriptions
15:10
Reserved.
9
Fast Back-to-Back Enable (FB2B)—RO.
Hardwired to 0. This bit controls whether or not the
master can do fast back-to-back writes. Since Device 0 is strictly a target, this bit is not
implemented and is hardwired to 0.
8
SERR Enable (SERRE)—R/W.
This bit is a global enable bit for Device 0 SERR messaging. The
GMCH does not have a SERR signal. The GMCH communicates the SERR condition by sending a
SERR message over HI to the ICH5.
0 = Disable. The SERR message is not generated by the GMCH for Device 0. Note that this bit
only controls SERR messaging for the Device 0. Device 1 has its own SERRE bits to control
error reporting for error conditions occurring on their respective devices. The control bits are
used in a logical OR manner to enable the SERR HI message mechanism.
1 = Enable. The GMCH is enabled to generate SERR messages over HI for specific Device 0
error conditions that are individually enabled in the ERRCMD register. The error status is
reported in the ERRSTS and PCISTS registers.
7
Address/Data Stepping Enable (ADSTEP)—RO.
Hardwired to 0.
6
Parity Error Enable (PERRE)—RO.
Hardwired to 0. The PERR# signal is not implemented by the
GMCH.
5
VGA Palette Snoop Enable (VGASNOOP)—RO.
Hardwired to 0.
4
Memory Write and Invalidate Enable (MWIE)—RO.
Hardwired to 0. The GMCH will never issue
memory write and invalidate commands.
3
Special Cycle Enable (SCE)—RO.
Not implemented; hardwired to 0.
2
Bus Master Enable (BME)—RO.
Hardwired to 1. GMCH is always enabled as a master on HI.
1
Memory Access Enable (MAE)—RO.
Hardwired to 1. The GMCH always allows access to main
memory.
0
I/O Access Enable (IOAE)—RO.
Hardwired to 0.
相关PDF资料
PDF描述
8663 T-1 Subminiature Lamps
8664 T-1 Subminiature Lamps
8666 T- Subminiature Lamps
86HF160 STANDARD RECOVERY DIODES
86HF120M STANDARD RECOVERY DIODES
相关代理商/技术参数
参数描述
865G NEO2-LS 制造商:Micro-Star International 功能描述:865G P4 ATX 800FSB VID - Bulk
865GM2-LS 制造商:Micro-Star International 功能描述:INTEL P4 800FSB MOTHERBOARD - Bulk
865GV 制造商:INTEL 制造商全称:Intel Corporation 功能描述:Intel 865G/865GV Graphics and Memory Controller Hub
865GVM3-V 制造商:Micro-Star International 功能描述:MSI 865GVM3-V MOTHERBOARD - Bulk
865GVM3-V RPL 制造商:Micro-Star International 功能描述:REPAIR/REPLACEMENT - Bulk