参数资料
| 型号： | XRT79L71IB-F |
| 厂商： | Exar Corporation |
| 文件页数： | 501/609页 |
| 文件大小： | 0K |
| 描述： | IC LIU/FRAMER DS3/E3 1CH 208BGA |
| 标准包装： | 126 |
| 控制器类型： | DS3/E3 调帧器 |
| 接口： | LIU |
| 电源电压： | 3.15 V ~ 3.45 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 208-LBGA |
| 供应商设备封装： | 208-STBGA（17x17） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页第479页第480页第481页第482页第483页第484页第485页第486页第487页第488页第489页第490页第491页第492页第493页第494页第495页第496页第497页第498页第499页第500页当前第501页第502页第503页第504页第505页第506页第507页第508页第509页第510页第511页第512页第513页第514页第515页第516页第517页第518页第519页第520页第521页第522页第523页第524页第525页第526页第527页第528页第529页第530页第531页第532页第533页第534页第535页第536页第537页第538页第539页第540页第541页第542页第543页第544页第545页第546页第547页第548页第549页第550页第551页第552页第553页第554页第555页第556页第557页第558页第559页第560页第561页第562页第563页第564页第565页第566页第567页第568页第569页第570页第571页第572页第573页第574页第575页第576页第577页第578页第579页第580页第581页第582页第583页第584页第585页第586页第587页第588页第589页第590页第591页第592页第593页第594页第595页第596页第597页第598页第599页第600页第601页第602页第603页第604页第605页第606页第607页第608页第609页
PRELIMINARY
XRT79L71
40
REV. P2.0.0
1-CHANNEL DS3/E3 CLEAR-CHANNEL FRAMERLIU COMBO - CC/HDLC ARCHITECTURE
Configuring the Microprocessor Interface to operate in the PowerPC 403 Mode
Configure the Microprocessor Interface to operate in the Intel-Asynchronous Mode by tying the PTYPE2 and
PTYPE0 pins/balls (e.g., Ball Numbers J14 and J16, respectively) to a logic "high", and by tying PTYPE 1 (Ball
Number J15) to GND.
Finally, if the Microprocessor Interface has been configured to operate in the Intel-Asynchronous Mode, then it
will perform READ and WRITE operations as described below.
2.3.1
The PowerPC 403 Read-Cycle
If the Microprocessor Interface (of the XRT79L71) has been configured to operate in the PowerPC 403 Mode,
then the Microprocessor should do all of the following, anytime it wishes to read out the contents of a register
or some location within the Receive LAPD Message buffer, the Receive Cell Extraction Memory or the
Transmit Cell Extraction Memory (within the XRT79L71).
1.
As the Microprocessor executes all of the following steps, it should designate this particular bus cycle as
a READ Operation by making sure that the WR/R/W (R/W) input pin is held at a logic "high".
2.
Place the address of the "target" register or buffer location (within the XRT79L71) on the Address Bus
input pin, A[14:0].
NOTE:
As the Microprocessor places this address value, on the Address Bus, the user should make sure that the
Microprocessor respects the "Address to Rising edge of
PCLK Set-up time" requirements.
WR/R/W
B16
I
Read/Write Operation Identification Input - R/W
If the Microprocessor Interface is configured to operate in the Power PC
403 Mode, then this input pin will function as the "Read/Write Operation
Identification Input" pin.
Anytime the Microprocessor Interface samples this input signal at a logic
low (while also sampling the
CS input pin "low") upon the rising edge of
PCLK, then the Microprocessor Interface will (upon the very same rising
edge of
PCLK) latch the contents of the Address Bus (A[14:0]) into the
Microprocessor Interface circuitry, in preparation for this forthcoming
READ operation. At some point (later in this READ operation) the Micro-
processor will also assert the DBEN/OE input pin, and the Microproces-
sor Interface will then place the contents of the "target" register (or
address location within the XRT79L71) upon the Bi-Directional Data Bus
pins (D[7:0]), where it can be read by the Microprocessor.
Anytime the Microprocessor Interface samples this input signal at a logic
high (while also sampling the
CS input pin a logic "low") upon the rising
edge of
PCLK, then the Microprocessor Interface will (upon the very
same rising edge of
PCLK) latch the contents of the Address Bus
(A[14:0]) into the Microprocessor Interface circuitry, in preparation for the
forthcoming WRITE operation. At some point (later in this WRITE opera-
tion) the Microprocessor will also assert the RD/DS/WE input pin, and the
Microprocessor Interface will then latch the contents of the Bi-Directional
Data Bus (D[7:0]) into the contents of the "target" register or buffer loca-
tion (within the XRT79L71).
DBEN
J13
I
Data Bus Enable Input:
For PowerPC Mode operation, the user should tie this pin to the OE out-
put (from the MPC860/8260 Microprocessor, or similar pin).
This input pin will be sampled upon the rising edge of
PCLK.
BLAST
B15
I
NONE - Tie this pin to GND
TABLE 6: THE ROLES OF VARIOUS MICROPROCESSOR INTERFACE PINS, WHEN CONFIGURED TO OPERATE IN THE
POWERPC 403 MODE
PIN NAME
PIN/BALL
NUMBER
TYPE
DESCRIPTION
相关PDF资料 |
PDF描述 |
|---|---|
| XRT81L27IV-F | IC LIU EI 7CH 3.3V 128TQFP |
| XRT82D20IW-F | IC LIU E1 SGL 28SOJ |
| XRT82L24AIV-F | IC LIU E1 QAUD 100TQFP |
| XRT83D10IW | IC LIU T1/E1 SGL 28SOJ |
| XRT83L30IV-F | IC LIU LH/SH T1/E1 SGL 64TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRT79L72 | 制造商:EXAR 制造商全称:EXAR 功能描述:2 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC |
| XRT79L72IB | 制造商:EXAR 制造商全称:EXAR 功能描述:2 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC |
| XRT79L73 | 制造商:EXAR 制造商全称:EXAR 功能描述:3 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC |
| XRT79L73IB | 制造商:EXAR 制造商全称:EXAR 功能描述:3 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC |
| XRT79L74 | 制造商:EXAR 制造商全称:EXAR 功能描述:4 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC |
发布紧急采购，3分钟左右您将得到回复。