- 您现在的位置：买卖IC网 > PDF目录4101 > MT42L64M32D1KL-25 IT:A (Micron Technology Inc)IC DDR2 SDRAM 2GBIT 168FBGA PDF资料下载
参数资料
| 型号： | MT42L64M32D1KL-25 IT:A |
| 厂商： | Micron Technology Inc |
| 文件页数： | 44/164页 |
| 文件大小： | 0K |
| 描述： | IC DDR2 SDRAM 2GBIT 168FBGA |
| 标准包装： | 1,000 |
| 格式 - 存储器： | RAM |
| 存储器类型： | 移动 LPDDR2 SDRAM |
| 存储容量： | 2G（64M x 32） |
| 速度： | 400MHz |
| 接口： | 并联 |
| 电源电压： | 1.14 V ~ 1.3 V |
| 工作温度： | -25°C ~ 85°C |
| 封装/外壳： | 168-WFBGA |
| 供应商设备封装： | 168-FBGA（12x12） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页当前第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
2Gb: x16, x32 Mobile LPDDR2 SDRAM S4
Mode Register Definition
Table 10: Mode Register Assignments
Notes 1–5 apply to all parameters and conditions
MR#
MA[7:0]
Function
Access
OP7
OP6
OP5
OP4
OP3
OP2
OP1
OP0
Link
0
1
00h
01h
Device info
Device feature 1
R
W
RFU
n WR (for AP)
RZQI
WC
BT
DNVI
DI
BL
DAI
go to MR0
go to MR1
2
3
02h
03h
Device feature 2
I/O config-1
W
W
RFU
RFU
RL and WL
DS
go to MR2
go to MR3
4
04h
SDRAM refresh
R
TUF
RFU
Refresh rate
go to MR4
rate
5
6
7
05h
06h
07h
Basic config-1
Basic config-2
Basic config-3
R
R
R
LPDDR2 Manufacturer ID
Revision ID1
Revision ID2
go to MR5
go to MR6
go to MR7
8
9
10
11–15
16
17
18–19
08h
09h
0Ah
0Bh ≈ 0Fh
10h
11h
12h–13h
Basic config-4
Test mode
I/O calibration
Reserved
PASR_Bank
PASR_Seg
Reserved
R
W
W
–
W
W
–
I/O width
Density
Vendor-specific test mode
Calibration code
RFU
Bank mask
Segment mask
RFU
Type
go to MR8
go to MR9
go to MR10
go to MR11
go to MR16
go to MR17
go to MR18
20–31
14h–1Fh
Reserved for NVM
MR20–MR30
32
20h
DQ calibration
R
See Table 47 (page 90).
go to MR32
pattern A
33–39
21h–27h
Do not use
go to MR33
40
28h
DQ calibration
R
See Table 47 (page 90).
go to MR40
pattern B
41–47
29h–2Fh
Do not use
go to MR41
48–62
63
64–126
127
30h–3Eh
3Fh
40h–7Eh
7Fh
Reserved
RESET
Reserved
Do not use
–
W
–
RFU
X
RFU
go to MR48
go to MR63
go to MR64
go to MR127
128–190
191
192–254
255
80h–BEh
BFh
C0h–FEh
FFh
Reserved for vendor use
Do not use
Reserved for vendor use
Do not use
RVU
RVU
go to MR128
go to MR191
go to MR192
go to MR255
Notes:
1. RFU bits must be set to 0 during MRW.
2. RFU bits must be read as 0 during MRR.
3. For READs to a write-only or RFU register, DQS will be toggled and undefined data is
returned.
4. RFU mode registers must not be written.
5. WRITEs to read-only registers must have no impact on the functionality of the device.
PDF: 09005aef83f3f2eb
2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN
44
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2010 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| IDT71V67803S133BQG8 | IC SRAM 9MBIT 133MHZ 165FBGA |
| IDT71V65803S150PFG | IC SRAM 9MBIT 150MHZ 100TQFP |
| IDT71V67903S85BQI8 | IC SRAM 9MBIT 85NS 165FBGA |
| IDT71V67903S80BQI8 | IC SRAM 9MBIT 80NS 165FBGA |
| IDT71V67903S75BQI8 | IC SRAM 9MBIT 75NS 165FBGA |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。