- 您现在的位置：买卖IC网 > PDF目录4101 > MT42L64M32D1KL-25 IT:A (Micron Technology Inc)IC DDR2 SDRAM 2GBIT 168FBGA PDF资料下载
参数资料
| 型号： | MT42L64M32D1KL-25 IT:A |
| 厂商： | Micron Technology Inc |
| 文件页数： | 74/164页 |
| 文件大小： | 0K |
| 描述： | IC DDR2 SDRAM 2GBIT 168FBGA |
| 标准包装： | 1,000 |
| 格式 - 存储器： | RAM |
| 存储器类型： | 移动 LPDDR2 SDRAM |
| 存储容量： | 2G（64M x 32） |
| 速度： | 400MHz |
| 接口： | 并联 |
| 电源电压： | 1.14 V ~ 1.3 V |
| 工作温度： | -25°C ~ 85°C |
| 封装/外壳： | 168-WFBGA |
| 供应商设备封装： | 168-FBGA（12x12） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页当前第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
2Gb: x16, x32 Mobile LPDDR2 SDRAM S4
REFRESH Command
Table 43: PRECHARGE and Auto Precharge Clarification (Continued)
From
Command
To Command
Minimum Delay Between Commands
Unit
Notes
WRITE w/AP PRECHARGE to same bank as WRITE w/AP
WL + BL/2 + RU( t WR/ t CK) + 1
CLK
1, 2
PRECHARGE ALL
WL + BL/2 +
RU( t WR/ t CK)
+1
CLK
1
ACTIVATE to same bank as WRITE w/AP
WL + BL/2 +
RU( t WR/ t CK)
+1+
RU( t RPpb/ t CK)
CLK
1
WRITE or WRITE w/AP (same bank)
WRITE or WRITE w/AP (different bank)
READ or READ w/AP (same bank)
Illegal
BL/2
Illegal
CLK
CLK
CLK
3
3
3
READ or READ w/AP (different bank)
PRECHARGE PRECHARGE to same bank as PRECHARGE
PRECHARGE ALL
PRECHARGE PRECHARGE
ALL
PRECHARGE ALL
WL + BL/2 +
1
1
1
1
RU( t WTR/ t CK)
+1
CLK
CLK
CLK
CLK
CLK
3
1
1
1
1
Notes:
1. For a given bank, the PRECHARGE period should be counted from the latest PRECHARGE
command—either a one-bank PRECHARGE or PRECHARGE ALL—issued to that bank.
The PRECHARGE period is satisfied after t RP, depending on the latest PRECHARGE com-
mand issued to that bank.
2. Any command issued during the specified minimum delay time is illegal.
3. After READ with auto precharge, seamless READ operations to different banks are sup-
ported. After WRITE with auto precharge, seamless WRITE operations to different banks
are supported. READ with auto precharge and WRITE with auto precharge must not be
interrupted or truncated.
REFRESH Command
The REFRESH command is initiated with CS# LOW, CA0 LOW, CA1 LOW, and CA2 HIGH
at the rising edge of the clock. Per-bank REFRESH is initiated with CA3 LOW at the ris-
ing edge of the clock. All-bank REFRESH is initiated with CA3 HIGH at the rising edge of
the clock. Per-bank REFRESH is only supported in devices with eight banks.
A per-bank REFRESH command (REFpb) performs a per-bank REFRESH operation to
the bank scheduled by the bank counter in the memory device. The bank sequence for
per-bank REFRESH is fixed to be a sequential round-robin: 0-1-2-3-4-5-6-7-0-1-.... The
bank count is synchronized between the controller and the SDRAM by resetting the
bank count to zero. Synchronization can occur upon issuing a RESET command or at
every exit from self refresh. Bank addressing for the per-bank REFRESH count is the
same as established for the single-bank PRECHARGE command (see Table 42
(page 69)).
A bank must be idle before it can be refreshed. The controller must track the bank being
refreshed by the per-bank REFRESH command.
The REFpb command must not be issued to the device until the following conditions
have been met:
? t RFCab has been satisfied after the prior REFab command
? t RFCpb has been satisfied after the prior REFpb command
? t RP has been satisfied after the prior PRECHARGE command to that bank
PDF: 09005aef83f3f2eb
2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN
74
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2010 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| IDT71V67803S133BQG8 | IC SRAM 9MBIT 133MHZ 165FBGA |
| IDT71V65803S150PFG | IC SRAM 9MBIT 150MHZ 100TQFP |
| IDT71V67903S85BQI8 | IC SRAM 9MBIT 85NS 165FBGA |
| IDT71V67903S80BQI8 | IC SRAM 9MBIT 80NS 165FBGA |
| IDT71V67903S75BQI8 | IC SRAM 9MBIT 75NS 165FBGA |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。