参数资料
| 型号： | IP-FIR |
| 厂商： | Altera |
| 文件页数： | 48/76页 |
| 文件大小： | 0K |
| 描述： | IP FIR COMPILER |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 有限脉冲响应编译器 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页当前第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页
4–6
Chapter 4: Functional Description
FIR Compiler
If you select multiple-set coefficients, the filter can update one coefficient set while
another set is being used for a calculation.
Structure Types
The FIR Compiler wizard generates multicycle variable, parallel, serial, multibit
serial, and multichannel structures. All of these structures support coefficient
reloading.
For information about reordering the coefficients before reloading them, refer to
Multicycle Variable Structures
Multicycle variable (MCV) filters are optimized for high throughput. In a multicycle
variable structure, the designer specifies that the filter uses 1 to 1,024 clock cycles to
compute a result (for any filter that fits into a single device).
For Stratix, Stratix II, Stratix III, or Stratix IV devices, if you select the multicycle
variable structure, selecting DSP Blocks in the Multiplier list box allows the FIR
Compiler to use embedded DSP blocks for multipliers. This implementation results in
a smaller and faster design.
Parallel Structures
A parallel structure calculates the filter output in a single clock cycle. Parallel filters
provide the highest performance and consume the largest area. Pipelining a parallel
filter allows you to generate filters that run between 120 and 300 MHz at the cost of
pipeline latency.
Figure 4–3. Parallel Filter Block Diagram
xin
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
xo u t
Array M u ltiplier
yo u t
Array M u ltiplier
? May 2011 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-NCO | IP NCO COMPILER |
| IP-NIOS | IP NIOS II MEGACORE |
| IP-PCI/MT64 | IP PCI 64BIT MASTER/TARGET |
| IP-PCIE/8 | IP PCI EXPRESS, X8 |
| IP-POSPHY4 | IP POS-PHY L4 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-FIRII | 功能描述:开发软件 FIR Compiler II MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPFLBPT2 | 制造商:Carlo Gavazzi 功能描述:IL 35MM MUSH P-P PL 22MM RED |
| IPG1-0-90 | 制造商:Sensata Technologies 功能描述:1 Pole |
| IPG1-1-41-203-90 | 制造商:Sensata Technologies 功能描述:1 Pole |
| IPG1-1-51-103-A-00-V | 制造商:Sensata Technologies 功能描述:Circuit Breaker Magnetic 1Pole 10A 65VDC |
发布紧急采购，3分钟左右您将得到回复。