参数资料
| 型号： | IP-SRAM/QDRII |
| 厂商： | Altera |
| 文件页数： | 19/68页 |
| 文件大小： | 0K |
| 描述： | IP QDRII SRAM CONTROLLER |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | QDRII SRAM 控制器 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页
Getting Started
Table 2–1 describes the generated files and other files that may be in your
project directory. The names and types of files specified in the IP
Toolbench report vary based on whether you created your design with
VHDL or Verilog HDL
Table 2–1. Generated Files (Part 1 of 2) (1) , (2) & (3)
Filename
<variation name> .bsf
<variation name> .html
<variation name> . vhd , or .v
<variation name> _bb.v
<variation name> _auk_ q drii_sram.vhd or .v
<variation
name> _auk_ q drii_sram_addr_cmd_reg.vhd or .v
<variation
name> _auk_ q drii_sram_avalon_controller_ipfs_
wrap.vhd or .v
<variation
name> _auk_ q drii_sram_avalon_controller_ipfs_
wrap.vho or .vo
<variation
Description
Quartus II symbol file for the MegaCore function
variation. You can use this file in the Quartus II block
diagram editor.
MegaCore function report file.
A MegaCore function variation file, w hich defines a
VHDL or Verilog HDL top-level description of the custom
MegaCore function. Instantiate the entity defined by this
file inside of your design. Include this file w hen compiling
your design in the Quartus II soft w are.
Verilog HDL black-box file for the MegaCore function
variation. Use this file w hen using a third-party EDA tool
to synthesize your design.
File that instantiates the control logic and the datapath.
The address and command output registers.
File that instantiates the controller.
VHDL or Verilog HDL IP functional simulation model.
File that contains all the capture group modules (CQ and
name> _auk_ q drii_sram_capture_group_wrapper. CQN group modules and read capture registers).
vhd or .v
<variation name> _auk_ q drii_sram_clk_gen.vhd or The clock output generators.
.v
<variation
name> _auk_ q drii_sram_c q _c q n_group.vhd or .v
<variation name> _auk_ q drii_sram_datapath.vhd
or .v
<variation name> _auk_ q drii_sram_dll.vhd or .v
<variation
name> _auk_ q drii_sram_example_driver
.vhd or .v
<variation
name> _auk_ q drii_sram_read_group.vhd or .v
The CQ and CQN module.
Datapath.
DLL.
The example driver.
The read capture registers.
Altera Corporation
MegaCore Version 9.1 2–9
November 2009
QDRII SRAM Controller MegaCore Function User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
| IPA-66-1-600-10.0-A-01-T | CIRC BRKR 10A 2POLE SCREW TERM |
| IPR-CSC | IP COLOR SPACE CONVERTER RENEW |
| IPR-ED8B10B | IP 8B10B ENCODER/DECODER RENEW |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPSR-AXIBFM | 功能描述:开发软件 Mentor Graphics AXI Verification RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPSR-BASE | 功能描述:开发软件 IP Base Suite MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPSR-EMBEDDED | 功能描述:开发软件 Embedded IP Suite MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPSR-VIDEO | 功能描述:开发软件 Video & Image Proc MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPSR-WMD | 功能描述:IP WIRELSS MOD/DEMOD SUITE RENEW RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。