参数资料
| 型号： | IP-SRAM/QDRII |
| 厂商： | Altera |
| 文件页数： | 56/68页 |
| 文件大小： | 0K |
| 描述： | IP QDRII SRAM CONTROLLER |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | QDRII SRAM 控制器 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页当前第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页
Interfaces & Signals
Table 3–3. Avalon Read Signals (Part 2 of 2)
Signal
avl_datavalid_rd
Width (Bits)
1
Direction
Output
Description
Avalon read data valid—the data is sent concurrent to
the signal.
avl_wait_request_
rd
1
Output
Avalon read w ait—the transaction does not occur on this
cycle.
Table 3–4 shows the QDRII memory signals.
Table 3–4. QDRII Memory Signals
Signal
qdrii_a
qdrii_bwsn
qdrii_cq
qdrii_cqn
qdrii_d
qdrii_k
qdrii_kn
qdrii_q
qdrii_rpsn
Width (Bits)
? 21
? 8
? 9
? 9
?? 72
?? 9
?? 9
?? 72
?? 8
Direction
Output
Output
Input
Input
Output
Output
Output
Input
Output
Description
Address bus.
Byte enable to memory.
Free running clock from memory.
Free running clock from memory.
Data out.
Free running clock to memory.
Free running clock to memory.
Data in from memory.
Read signal to memory. Active lo w
and reset in the inactive state.
qdrii_wpsn
?? 8
Output
Write signal to memory. Active lo w
and reset in the inactive state.
Table 3–5 shows the datapath interface signals.
Table 3–5. Datapath Interface Signals (Part 1 of 2)
Name
clk
control_a_rd
control_a_wr
control_bwsn
control_rpsn
control_wdata
Width
(Bits)
–
17:0
17:0
3:0
–
35:0
Direction
Input
Input
Input
Input
Input
Input
Description
Clock.
Read address from the pipeline and resynchronization logic.
Write address from the pipeline and resynchronization logic.
Byte enable from the pipeline and resynchronization logic.
Read from the pipeline and resynchronization logic.
Write data from the pipeline and resynchronization logic.
3–24 MegaCore Version 9.1
Altera Corporation
QDRII SRAM Controller MegaCore Function User Guide
November 2009
相关PDF资料 |
PDF描述 |
|---|---|
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
| IPA-66-1-600-10.0-A-01-T | CIRC BRKR 10A 2POLE SCREW TERM |
| IPR-CSC | IP COLOR SPACE CONVERTER RENEW |
| IPR-ED8B10B | IP 8B10B ENCODER/DECODER RENEW |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPSR-AXIBFM | 功能描述:开发软件 Mentor Graphics AXI Verification RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPSR-BASE | 功能描述:开发软件 IP Base Suite MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPSR-EMBEDDED | 功能描述:开发软件 Embedded IP Suite MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPSR-VIDEO | 功能描述:开发软件 Video & Image Proc MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPSR-WMD | 功能描述:IP WIRELSS MOD/DEMOD SUITE RENEW RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。