- 您现在的位置：买卖IC网 > PDF目录189259 > NT5CB256M4AN-BF (NANYA TECHNOLOGY CORP) DDR DRAM, PBGA78 PDF资料下载
参数资料
| 型号： | NT5CB256M4AN-BF |
| 厂商： | NANYA TECHNOLOGY CORP |
| 元件分类： | DRAM |
| 英文描述： | DDR DRAM, PBGA78 |
| 封装： | 0.80 MM PITCH, ROHS COMPLIANAT, WBGA-78 |
| 文件页数： | 8/106页 |
| 文件大小： | 2599K |
| 代理商： | NT5CB256M4AN-BF |
第1页第2页第3页第4页第5页第6页第7页当前第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页
1Gb DDR3 SDRAM A-Die
NT5CB256M4AN / NT5CB128M8AN / NT5CB64M16AP
105
REV 1.2
01 / 2009
Revision Log
Rev
Date
Modification
0.1
04/2008
Preliminary Release
0.2
05/2008
Updated Simplified State Diagram (P.7)
Updated MR2 Definition (P.18)
Updated Timing Details of Write Leveling Sequence (P.30)
Updated Timing Details of Write Leveling Exit (P.31)
Added Refresh Command (P.50)
Updated MRS Command to Power Down Entry (P.54)
Updated Sync ODT Timing example (P.57)
Updated Synchronous to Asynchronous ODT Mode Transition during Power-Down Entry (P.63)
Updated Sync to async transition during Precharge Power Down (with DLL frozen) (P.63)
Updated AC and DC Logic Input Levels for Single-Ended Signals(P.67)
Added Vref Tolerances (P.68)
Added
Definition of differential ac-
swing and “time above ac-level” (P.69)
Updated Single-ended levels table (P.70)
Updated Cross point voltage for differential input signals. (P.70)
Replaced
Single-Ended Input Slew Rate Definition Table
Input Nominal Slew Rate Definition for Single-Ended Signals Figure
Input Slew Rate for Input Setup Time and Data Setup Time Section
Input Slew Rate for Input Hold Time and Data Hold time Section
with reference to existing definitions of single-ended signals Section (P.102)
Updated Differential Input Slew Rate Definition (P. 71)
Updated IDD Measurement Conditions(P.87/88)
Updated Input/Output Capacitance table (P.85)
Updated DDR3-1333 standard speed pins table (P.90)
Updated Timing Parameters by Speed Bin (P.90)
Updated and reordered Jitter Notes (P.99)
Updated Timing Parameter Notes 11 and 19 for read tRPRE and tRPST
1.0
06/2008
Added IDD currents
Official Release
1.1
08/2008
Added tDIPW data on Timing Parameters on (P. 90 & P. 93)
Add DDR2-1600-CL9/CL10 Item Spec.
1.2
01/2009
Updated IDD4R/IDD4W burst read/write typo (P.83)
相关PDF资料 |
PDF描述 |
|---|---|
| NT5DS64M8BF-6KI | DDR DRAM, PBGA60 |
| NT5SE8M16DS-6K | 8M X 16 SYNCHRONOUS DRAM, 5 ns, PDSO54 |
| NT5SV8M8DT-7 | 8M X 8 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| NTC1111-20MHZ | Analog IC |
| NTC1111-SERIES | Analog IC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| NT5CB256M8FN-DI | 制造商:Nanya Technology Corporation 功能描述:MEMORY IC |
| NT5CB256M8GN-CG | 制造商:Nanya Technology Corporation 功能描述:DRAM |
| NT5CB64M16DP-CF | 制造商:Nanya Technology Corporation 功能描述:DRAM |
| NT5CB64M16FP-DH | 制造商:Nanya Technology Corporation 功能描述:MEMORY |
| NT5CB64M16FP-DII | 制造商:Nanya Technology Corporation 功能描述:MEMORY IC |
发布紧急采购，3分钟左右您将得到回复。