- 您现在的位置：买卖IC网 > PDF目录16073 > IPR-FFT (Altera)IP FFT/IFFT RENEW PDF资料下载
参数资料
| 型号： | IPR-FFT |
| 厂商： | Altera |
| 文件页数： | 10/70页 |
| 文件大小： | 0K |
| 描述： | IP FFT/IFFT RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速傅里叶变换处理器 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页
1–6
Chapter 1: About This MegaCore Function
Performance and Resource Utilization
multipliers/2 adders complex multiplier structure, for data and twiddle width 16, for
Cyclone III (EP3C25F324C6) devices.
Table 1–6. Performance with the Buffered Burst Data Flow Architecture—Cyclone III Devices
Transform Calculation
Data Load & Transform
Block Throughput
Points
Number of
Engines (1)
f MAX
(MHz)
Time (2)
Cycles Time ( ? s)
Calculation
Cycles Time ( ? s)
Cycles
Time ( ? s)
256
1024
1
1
247
241
235
1069
0.95
4.44
491
2093
1.99
8.69
331
1291
1.34
5.36
4096
1
227
5167
22.81
9263
40.9
6157
27.18
256
1024
2
2
225
207
162
557
0.72
2.69
397
1581
1.77
7.63
299
1163
1.33
5.61
4096
256
1024
4096
2
4
4
4
215
230
230
215
2,07
118
340
1378
12.12
0.51
1.48
6.4
6703
347
1364
5474
31.17
1.51
5.93
25.4
5133
283
1099
4633
23.87
1.23
4.78
21.5
(1) When using the buffered burst architecture, you can specify the number of quad-output engines in the FFT parameter editor. You may choose
from one, two, or four quad-output engines in parallel.
(2) In a buffered burst data flow architecture, transform time is defined as the time from when the N-sample input block is loaded until the first
output sample is ready for output. Transform time does not include the additional N-1 clock cycle to unload the full output data block.
(3) Block throughput is the minimum number of cycles between two successive start-of-packet (sink_sop) pulses.
(4) EP3C10F256C6 device.
(5) EP3C16F484C6 device.
4 multipliers/2 adders complex multiplier structure, for data and twiddle width 16,
for Cyclone III (EP3C10F256C6) devices.
Table 1–7. Resource Usage with the Burst Data Flow Architecture—Cyclone III Devices
(Part 1 of 2)
Points
256
1024
4096
256
1024
4096
256
1024
4096
256
1024
4096
Engine
Architecture
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Quad Output
Single Output
Single Output
Single Output
Number of
Engines (2)
1
1
1
2
2
2
4
4
4
1
1
1
Combinational
LUTs
3120
3227
3277
5141
5248
5304
9012
9144
9241
1449
1518
1598
Logic
Registers
3694
3876
4044
5872
6064
6240
10659
10868
11058
1499
1545
1591
Memory
(Bits)
14592
57600
229632
14592
57600
229632
14592
57600
229632
9472
37120
147712
Memory
(M9K)
8
8
28
15
15
28
28
28
28
3
6
19
9×9
Blocks
24
24
24
48
48
48
96
96
96
8
8
8
f MAX
(MHz)
232
246
215
244
216
219
225
202
204
250
223
227
FFT MegaCore Function
User Guide
November 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| 10PX2200MEFC10X16 | CAP ALUM 2200UF 10V 20% RADIAL |
| VE-J7L-EZ-F2 | CONVERTER MOD DC/DC 28V 25W |
| 100ZLH68MEFC8X20 | CAP ALUM 68UF 100V 20% RADIAL |
| VE-J7K-EZ-F4 | CONVERTER MOD DC/DC 40V 25W |
| UPA0J681MPD1TD | CAP ALUM 680UF 6.3V 20% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-FIR | 功能描述:开发软件 FIR Compiler MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-FIRII | 功能描述:开发软件 FIR Compiler II MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPRI2CCMFP001 | 制造商:System Level Solutions (SLS) 功能描述:IP CORE, FPGA, I2C CNTLR, FOR CYCLONE, STRATIX, Software Application:IP CORE, In |
| IPR-ILKN/100G | 功能描述:开发软件 Interlaken - 100G MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-ILKN/50G | 功能描述:开发软件 Interlaken - 50G MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。