- 您现在的位置：买卖IC网 > PDF目录16073 > IPR-FFT (Altera)IP FFT/IFFT RENEW PDF资料下载
参数资料
| 型号： | IPR-FFT |
| 厂商： | Altera |
| 文件页数： | 19/70页 |
| 文件大小： | 0K |
| 描述： | IP FFT/IFFT RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速傅里叶变换处理器 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页
Chapter 1: About This MegaCore Function
1–15
Performance and Resource Utilization
and bit-reversed outputs, for width 16 (32 for floating point), for Stratix V
(5SGXEA7H3F35C2) devices.
1
The variable streaming with fixed-point number representation uses natural word
growth, therefore the multiplier requirement is larger compared with the equivalent
streaming FFT with the same number of points.
If you want to significantly reduce M20K memory utilization, set a lower f MAX target.
Table 1–22. Performance with the Variable Streaming Data Flow Engine Architecture—Stratix V Devices
Point Type
Points
Combinational
ALUTs
Logic
Registers
Memory
Bits M20K
DSP
Blocks
f MAX
(MHz)
Clock
Cycle
Count
Transform
Time ( ? s)
Fixed
Fixed
Fixed
Floating
Floating
Floating
256
1024
4096
256
1024
4096
2,543
3,518
4,568
15,017
19,239
23,402
4,319
5,724
7,290
15,778
19,551
23,295
10,239
42,204
170,537
34,445
141,114
571,894
15
20
31
62
91
121
10
14
18
24
32
40
348
330
331
334
323
320
256
1,024
4,096
256
1,024
4,096
0.73
3.1
12.36
0.77
3.17
12.82
4 multipliers/2 adders complex multiplier structure, for data and twiddle width 16,
for Stratix V (5SGXEA7H3F35C2) devices.
Table 1–23. Resource Usage with Buffered Burst Data Flow Architecture—Stratix IV Devices
Points
256
1024
4096
256
1024
4096
256
1024
4096
Number of
Engines (1)
1
1
1
2
2
2
4
4
4
Combinational
ALUTs
1,958
1,997
2,031
3,264
3,310
3,344
5,715
5,776
5,857
Logic
Registers
3,828
4,042
4,235
6,053
6,247
6,462
10,897
11,115
11,341
Memory
(Bits)
30,976
123,136
491,776
30,976
123,136
491,776
30,976
123,136
491,776
Memory
(M20K)
16
16
30
30
30
30
59
59
59
DSP Blocks
6
6
6
12
12
12
24
24
24
f MAX
(MHz)
430
403
402
380
379
366
337
348
312
(1) When using the buffered burst architecture, you can specify the number of quad-output FFT engines in the FFT parameter editor.
November 2013
Altera Corporation
FFT MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| 10PX2200MEFC10X16 | CAP ALUM 2200UF 10V 20% RADIAL |
| VE-J7L-EZ-F2 | CONVERTER MOD DC/DC 28V 25W |
| 100ZLH68MEFC8X20 | CAP ALUM 68UF 100V 20% RADIAL |
| VE-J7K-EZ-F4 | CONVERTER MOD DC/DC 40V 25W |
| UPA0J681MPD1TD | CAP ALUM 680UF 6.3V 20% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-FIR | 功能描述:开发软件 FIR Compiler MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-FIRII | 功能描述:开发软件 FIR Compiler II MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPRI2CCMFP001 | 制造商:System Level Solutions (SLS) 功能描述:IP CORE, FPGA, I2C CNTLR, FOR CYCLONE, STRATIX, Software Application:IP CORE, In |
| IPR-ILKN/100G | 功能描述:开发软件 Interlaken - 100G MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-ILKN/50G | 功能描述:开发软件 Interlaken - 50G MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。