- 您现在的位置：买卖IC网 > PDF目录16073 > IPR-FFT (Altera)IP FFT/IFFT RENEW PDF资料下载
参数资料
| 型号： | IPR-FFT |
| 厂商： | Altera |
| 文件页数： | 53/70页 |
| 文件大小： | 0K |
| 描述： | IP FFT/IFFT RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速傅里叶变换处理器 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页
Chapter 3: Functional Description
3–11
I/O Data Flow Architectures
bit-reversal or digit-reversal mode, respectively
Figure 3–10. Data Flow—Engine with Bit-Reversal or Digit-Reversal Mode
clk
reset_n
sink_valid
sink_ready
sink_sop
sink_eop
sink_real
sink_imag
source_real
source_imag
source_valid
source_sop
source_eop
Buffered Burst
The buffered burst I/O data flow architecture FFT requires fewer memory resources
than the streaming I/O data flow architecture, but the tradeoff is an average block
throughput reduction.
Figure 3–11. FFT Buffered Burst Data Flow Architecture Simulation Waveform
clk
reset_n
sink_vaild
sink_ready
sink_sop
sink_eop
inverse
sink_real
sink_imag
-13609
-13609
-47729
-47729
271
271
31221
31221
-21224
-21224
source_real
source_imag
source_exp
EXP0
EXP1
EXP2
EXP3
source_ready
source_valid
source_sop
source_eop
Following the deassertion of the system reset, the data source asserts sink_valid to
indicate to the FFT function that valid data is available for input. A successful data
transfer occurs when both the sink_valid and the sink_ready are asserted.
The data source loads the first complex data sample into the FFT function and
simultaneously asserts sink_sop to indicate the start of the input block. On the next
clock cycle, sink_sop is deasserted and the following N – 1 complex input data
samples must be loaded in natural order. On the last complex data sample, sink_eop
must be asserted.
November 2013
Altera Corporation
FFT MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| 10PX2200MEFC10X16 | CAP ALUM 2200UF 10V 20% RADIAL |
| VE-J7L-EZ-F2 | CONVERTER MOD DC/DC 28V 25W |
| 100ZLH68MEFC8X20 | CAP ALUM 68UF 100V 20% RADIAL |
| VE-J7K-EZ-F4 | CONVERTER MOD DC/DC 40V 25W |
| UPA0J681MPD1TD | CAP ALUM 680UF 6.3V 20% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-FIR | 功能描述:开发软件 FIR Compiler MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-FIRII | 功能描述:开发软件 FIR Compiler II MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPRI2CCMFP001 | 制造商:System Level Solutions (SLS) 功能描述:IP CORE, FPGA, I2C CNTLR, FOR CYCLONE, STRATIX, Software Application:IP CORE, In |
| IPR-ILKN/100G | 功能描述:开发软件 Interlaken - 100G MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-ILKN/50G | 功能描述:开发软件 Interlaken - 50G MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。