- 您现在的位置：买卖IC网 > PDF目录16073 > IPR-FFT (Altera)IP FFT/IFFT RENEW PDF资料下载
参数资料
| 型号： | IPR-FFT |
| 厂商： | Altera |
| 文件页数： | 18/70页 |
| 文件大小： | 0K |
| 描述： | IP FFT/IFFT RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速傅里叶变换处理器 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页当前第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页
1–14
Chapter 1: About This MegaCore Function
Performance and Resource Utilization
Table 1–20. Performance with the Burst Data Flow Architecture—Stratix IV Devices (Part 2 of 2)
Transform
Data Load & Transform
Block Throughput
Calculation Time
Points
Engine
Architecture
Number of
Engines (1)
f MAX
(MHz)
(2)
Cycles Time ( ? s)
Calculation
Cycles Time ( ? s)
Cycles
(3)
Time ( ? s)
256
1024
4096
256
1024
4096
Single Output
Single Output
Single Output
Single Output
Single Output
Single Output
1
1
1
2
2
2
407
413
412
405
431
406
1115
5230
24705
585
2652
12329
2.74
12.66
59.91
1.45
6.16
30.35
1371
6344
28801
841
3676
16495
3.37
15.35
69.84
2.08
8.54
40.61
1628
7279
32898
1098
4701
20605
4.00
17.62
79.78
2.71
10.92
50.73
(1) In the burst I/O data flow architecture, you can specify the number of engines in the FFT parameter editor. You may choose from one to two
single-output engines in parallel, or from one, two, or four quad-output engines in parallel.
(2) Transform time is the time frame when the input block is loaded until the first output sample (corresponding to the input block) is output.
Transform time does not include the time to unload the full output data block.
(3) Block throughput is defined as the minimum number of cycles between two successive start-of-packet ( sink_sop ) pulses.
Stratix V Devices
complex multiplier structure, for data and twiddle width 16, for Stratix V
(5SGXEA7H3F35C2) devices.
Table 1–21. Performance with the Streaming Data Flow Engine Architecture—Stratix V Devices
Points
256
1024
4096
Combinational
ALUTs
2,093
2,489
2,352
Logic
Registers
3,944
4,719
4,801
Memory
(Bits)
39,168
155,904
622,848
Memory
(M20K)
20
20
38
DSP
Blocks
6
6
6
f MAX
(MHz)
395
382
370
Clock
Cycle
Count
256
1,024
4,096
Transform
Time ( ? s)
0.65
2.68
11.08
FFT MegaCore Function
User Guide
November 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| 10PX2200MEFC10X16 | CAP ALUM 2200UF 10V 20% RADIAL |
| VE-J7L-EZ-F2 | CONVERTER MOD DC/DC 28V 25W |
| 100ZLH68MEFC8X20 | CAP ALUM 68UF 100V 20% RADIAL |
| VE-J7K-EZ-F4 | CONVERTER MOD DC/DC 40V 25W |
| UPA0J681MPD1TD | CAP ALUM 680UF 6.3V 20% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-FIR | 功能描述:开发软件 FIR Compiler MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-FIRII | 功能描述:开发软件 FIR Compiler II MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPRI2CCMFP001 | 制造商:System Level Solutions (SLS) 功能描述:IP CORE, FPGA, I2C CNTLR, FOR CYCLONE, STRATIX, Software Application:IP CORE, In |
| IPR-ILKN/100G | 功能描述:开发软件 Interlaken - 100G MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-ILKN/50G | 功能描述:开发软件 Interlaken - 50G MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。