- 您现在的位置：买卖IC网 > PDF目录4101 > MT42L64M32D1KL-3 IT:A (Micron Technology Inc)IC DDR2 SDRAM 2GBIT 168FBGA PDF资料下载
参数资料
| 型号： | MT42L64M32D1KL-3 IT:A |
| 厂商： | Micron Technology Inc |
| 文件页数： | 137/164页 |
| 文件大小： | 0K |
| 描述： | IC DDR2 SDRAM 2GBIT 168FBGA |
| 标准包装： | 1,000 |
| 格式 - 存储器： | RAM |
| 存储器类型： | 移动 LPDDR2 SDRAM |
| 存储容量： | 2G（64M x 32） |
| 速度： | 333MHz |
| 接口： | 并联 |
| 电源电压： | 1.14 V ~ 1.3 V |
| 工作温度： | -25°C ~ 85°C |
| 封装/外壳： | 168-WFBGA |
| 供应商设备封装： | 168-FBGA（12x12） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页当前第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
2Gb: x16, x32 Mobile LPDDR2 SDRAM S4
Clock Specification
Clock Specification
The specified clock jitter is a random jitter with Gaussian distribution. Input clocks vio-
lating minimum or maximum values may result in device malfunction.
Table 83: Definitions and Calculations
Symbol
Description
Calculation
Notes
t CK(avg)
n CK
and
The average clock period across any consecutive
200-cycle window. Each clock period is calculated tCK(avg) =
N
tCK j /N
from rising clock edge to rising clock edge.
Unit t CK(avg) represents the actual clock average
t CK(avg)of the input clock under operation. Unit
n CK represents one clock cycle of the input clock,
counting from actual clock edge to actual clock
edge.
t CK(avg)can change no more than ±1% within a
100-clock-cycle window, provided that all jitter
and timing specifications are met.
j=1
Where N = 200
t CK(abs)
t CH(avg)
The absolute clock period, as measured from one
rising clock edge to the next consecutive rising
clock edge.
The average HIGH pulse width, as calculated
N
1
across any 200 consecutive HIGH pulses.
tCH(avg) =
tCH j
/ ( N × tCK(avg))
j=1
Where N = 200
t CL(avg)
The average LOW pulse width, as calculated
N
across any 200 consecutive LOW pulses.
tCL(avg) =
tCL
j
/( N × tCK(avg))
j=1
Where N = 200
t JIT(per)
t JIT(per),act
t JIT(per),
The single-period jitter defined as the largest de-
viation of any signal t CK from t CK(avg).
The actual clock jitter for a given system.
The specified clock period jitter allowance.
tJIT(per) = min/max of tCK i – tCK(avg)
Where i = 1 to 200
1
allowed
tJIT(cc) = max of tCK
i + 1 – CK i
t JIT(cc)
The absolute difference in clock periods between
two consecutive clock cycles. t JIT(cc) defines the
t
1
cycle-to-cycle jitter.
t ERR(nper)
The cumulative error across n multiple consecu-
tive cycles from t CK(avg).
tERR(nper) =
i+n–1
tCK j – ( n × tCK(avg))
1
j=i
t ERR(nper),act
t ERR(nper),
allowed
The actual cumulative error over n cycles for a
given system.
The specified cumulative error allowance over n
cycles.
t ERR(nper),min
The minimum t ERR(nper).
tERR(nper),min = (1 + 0.68LN(n)) × tJIT(per),min
2
PDF: 09005aef83f3f2eb
2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN
137
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2010 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| GSC60DTEI | CONN EDGECARD 120POS .100 EYELET |
| MT42L64M32D1KL-25 IT:A | IC DDR2 SDRAM 2GBIT 168FBGA |
| IDT71V67803S133BQG8 | IC SRAM 9MBIT 133MHZ 165FBGA |
| IDT71V65803S150PFG | IC SRAM 9MBIT 150MHZ 100TQFP |
| IDT71V67903S85BQI8 | IC SRAM 9MBIT 85NS 165FBGA |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。