- 您现在的位置：买卖IC网 > PDF目录4101 > MT42L64M32D1KL-3 IT:A (Micron Technology Inc)IC DDR2 SDRAM 2GBIT 168FBGA PDF资料下载
参数资料
| 型号： | MT42L64M32D1KL-3 IT:A |
| 厂商： | Micron Technology Inc |
| 文件页数： | 40/164页 |
| 文件大小： | 0K |
| 描述： | IC DDR2 SDRAM 2GBIT 168FBGA |
| 标准包装： | 1,000 |
| 格式 - 存储器： | RAM |
| 存储器类型： | 移动 LPDDR2 SDRAM |
| 存储容量： | 2G（64M x 32） |
| 速度： | 333MHz |
| 接口： | 并联 |
| 电源电压： | 1.14 V ~ 1.3 V |
| 工作温度： | -25°C ~ 85°C |
| 封装/外壳： | 168-WFBGA |
| 供应商设备封装： | 168-FBGA（12x12） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页当前第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
2Gb: x16, x32 Mobile LPDDR2 SDRAM S4
Power-Up
Power-Up
The following sequence must be used to power up the device. Unless specified other-
wise, this procedure is mandatory (see Figure 26 (page 42)). Power-up and initializa-
tion by means other than those specified will result in undefined operation.
1. Voltage Ramp
While applying power (after Ta), CKE must be held LOW ( ≤ 0.2 × V DDCA ), and all other
inputs must be between V ILmin and V IHmax . The device outputs remain at High-Z while
CKE is held LOW.
On or before the completion of the voltage ramp (Tb), CKE must be held LOW. DQ, DM,
DQS, and DQS# voltage levels must be between V SSQ and V DDQ during voltage ramp to
avoid latchup. CK, CK#, CS#, and CA input levels must be between V SSCA and V DDCA dur-
ing voltage ramp to avoid latchup.
The following conditions apply for voltage ramp:
? Ta is the point when any power supply first reaches 300mV.
? Noted conditions apply between Ta and power-down (controlled or uncontrolled).
? Tb is the point at which all supply and reference voltages are within their defined op-
erating ranges.
? Power ramp duration t INIT0 (Tb - Ta) must not exceed 20ms.
? For supply and reference voltage operating conditions, see the Recommended DC
Operating Conditions table.
? The voltage difference between any of V SS , V SSQ , and V SSCA pins must not exceed
100mV.
Voltage Ramp Completion
After Ta is reached:
?
?
?
?
V DD1 must be greater than V DD2 - 200mV
V DD1 and V DD2 must be greater than V DDCA - 200mV
V DD1 and V DD2 must be greater than V DDQ - 200mV
V REF must always be less than all other supply voltages
Beginning at Tb, CKE must remain LOW for at least t INIT1 = 100ns, after which CKE can
be asserted HIGH. The clock must be stable at least t INIT2 = 5 × t CK prior to the first
CKE LOW-to-HIGH transition (Tc). CKE, CS#, and CA inputs must observe setup and
hold requirements ( t IS, t IH) with respect to the first rising clock edge (and to subse-
quent falling and rising edges).
If any MRRs are issued, the clock period must be within the range defined for t CKb
(18ns to 100ns). MRWs can be issued at normal clock frequencies as long as all AC tim-
ings are met. Some AC parameters (for example, t DQSCK) could have relaxed timings
(such as t DQSCKb) before the system is appropriately configured. While keeping CKE
HIGH, NOP commands must be issued for at least t INIT3 = 200μs (Td).
2. RESET Command
After t INIT3 is satisfied, the MRW RESET command must be issued (Td). An optional
PRECHARGE ALL command can be issued prior to the MRW RESET command.
Wait at least t INIT4 while keeping CKE asserted and issuing NOP commands.
PDF: 09005aef83f3f2eb
2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN
40
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2010 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| GSC60DTEI | CONN EDGECARD 120POS .100 EYELET |
| MT42L64M32D1KL-25 IT:A | IC DDR2 SDRAM 2GBIT 168FBGA |
| IDT71V67803S133BQG8 | IC SRAM 9MBIT 133MHZ 165FBGA |
| IDT71V65803S150PFG | IC SRAM 9MBIT 150MHZ 100TQFP |
| IDT71V67903S85BQI8 | IC SRAM 9MBIT 85NS 165FBGA |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。