- 您现在的位置：买卖IC网 > PDF目录4101 > MT42L64M32D1KL-3 IT:A (Micron Technology Inc)IC DDR2 SDRAM 2GBIT 168FBGA PDF资料下载
参数资料
| 型号： | MT42L64M32D1KL-3 IT:A |
| 厂商： | Micron Technology Inc |
| 文件页数： | 82/164页 |
| 文件大小： | 0K |
| 描述： | IC DDR2 SDRAM 2GBIT 168FBGA |
| 标准包装： | 1,000 |
| 格式 - 存储器： | RAM |
| 存储器类型： | 移动 LPDDR2 SDRAM |
| 存储容量： | 2G（64M x 32） |
| 速度： | 333MHz |
| 接口： | 并联 |
| 电源电压： | 1.14 V ~ 1.3 V |
| 工作温度： | -25°C ~ 85°C |
| 封装/外壳： | 168-WFBGA |
| 供应商设备封装： | 168-FBGA（12x12） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页当前第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
2Gb: x16, x32 Mobile LPDDR2 SDRAM S4
SELF REFRESH Operation
Figure 59: Per-Bank REFRESH Operation
T0
T1
Tx
Tx + 1
Tx + 2
Ty
Ty + 1
Tz
Tz + 1
CK#
CK
CA[9:0]
AB
t RPab
t RFCpb
t RFCpb
Bank 1
Row A
Row A
CMD
PRECHARGE
NOP
NOP
REFpb
NOP
REFpb
NOP
ACTIVATE
NOP
REFRESH to bank 0
REFRESH to bank 1
ACTIVATE command
to bank 1
Notes:
1. Prior to T0, the REFpb bank counter points to bank 0.
2. Operations to banks other than the bank being refreshed are supported during the
t RFCpb period.
SELF REFRESH Operation
The SELF REFRESH command can be used to retain data in the array, even if the rest of
the system is powered down. When in the self refresh mode, the device retains data
without external clocking. The device has a built-in timer to accommodate SELF RE-
FRESH operation. The SELF REFRESH command is executed by taking CKE LOW, CS#
LOW, CA0 LOW, CA1 LOW, and CA2 HIGH at the rising edge of the clock.
CKE must be HIGH during the clock cycle preceding a SELF REFRESH command. A
NOP command must be driven in the clock cycle following the SELF REFRESH com-
mand. After the power-down command is registered, CKE must be held LOW to keep
the device in self refresh mode.
Mobile LPDDR2 devices can operate in self refresh mode in both the standard and ex-
tended temperature ranges. These devices also manage self refresh power consumption
when the operating temperature changes, resulting in the lowest possible power con-
sumption across the operating temperature range. See Table 59 (page 115) for details.
After the device has entered self refresh mode, all external signals other than CKE are
“Don’t Care.” For proper self refresh operation, power supply pins (V DD1 , V DD2 , V DDQ ,
and V DDCA ) must be at valid levels. V DDQ can be turned off during self refresh. If V DDQ is
turned off, V REFDQ must also be turned off. Prior to exiting self refresh, both V DDQ and
V REFDQ must be within their respective minimum/maximum operating ranges (see the
Single-Ended AC and DC Input Levels for DQ and DM table). V REFDQ can be at any level
between 0 and V DDQ ; V REFCA can be at any level between 0 and V DDCA during self re-
fresh.
Before exiting self refresh, V REFDQ and V REFCA must be within specified limits (see AC
and DC Logic Input Measurement Levels for Single-Ended Signals (page 119)). After en-
tering self refresh mode, the device initiates at least one all-bank REFRESH command
internally during t CKESR. The clock is internally disabled during SELF REFRESH opera-
tion to save power. The device must remain in self refresh mode for at least t CKESR. The
user can change the external clock frequency or halt the external clock one clock after
PDF: 09005aef83f3f2eb
2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN
82
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2010 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| GSC60DTEI | CONN EDGECARD 120POS .100 EYELET |
| MT42L64M32D1KL-25 IT:A | IC DDR2 SDRAM 2GBIT 168FBGA |
| IDT71V67803S133BQG8 | IC SRAM 9MBIT 133MHZ 165FBGA |
| IDT71V65803S150PFG | IC SRAM 9MBIT 150MHZ 100TQFP |
| IDT71V67903S85BQI8 | IC SRAM 9MBIT 85NS 165FBGA |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。