- 您现在的位置：买卖IC网 > PDF目录4101 > MT42L64M32D1KL-3 IT:A (Micron Technology Inc)IC DDR2 SDRAM 2GBIT 168FBGA PDF资料下载
参数资料
| 型号： | MT42L64M32D1KL-3 IT:A |
| 厂商： | Micron Technology Inc |
| 文件页数： | 150/164页 |
| 文件大小： | 0K |
| 描述： | IC DDR2 SDRAM 2GBIT 168FBGA |
| 标准包装： | 1,000 |
| 格式 - 存储器： | RAM |
| 存储器类型： | 移动 LPDDR2 SDRAM |
| 存储容量： | 2G（64M x 32） |
| 速度： | 333MHz |
| 接口： | 并联 |
| 电源电压： | 1.14 V ~ 1.3 V |
| 工作温度： | -25°C ~ 85°C |
| 封装/外壳： | 168-WFBGA |
| 供应商设备封装： | 168-FBGA（12x12） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页当前第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
2Gb: x16, x32 Mobile LPDDR2 SDRAM S4
CA and CS# Setup, Hold, and Derating
For slow slew rates the total setup time could be a negative value (that is, a valid input
signal will not have reached V IH /V IL(AC) at the time of the rising clock transition). A valid
input signal is still required to complete the transition and reach V IH /V IL(AC) .
For slew rates between the values listed in Table 89, the derating values are obtained us-
ing linear interpolation. Slew rate values are not typically subject to production testing.
They are verified by design and characterization.
Table 87: CA and CS# Setup and Hold Base Values (>400 MHz, 1 V/ns Slew Rate)
Data Rate
Parameter
1066
933
800
667
533
466
Reference
t IS
t IH
(base)
(base)
0
90
30
120
70
160
150
240
240
330
300
390
V IH /V IL(AC) = V REF(DC) ±220mV
V IH /V IL(DC) = V REF(DC) ±130mV
Note:
1. AC/DC referenced for 1 V/ns CA and CS# slew rate, and 2 V/ns differential CK / CK# slew
rate.
Table 88: CA and CS# Setup and Hold Base Values (<400 MHz, 1 V/ns Slew Rate)
Data Rate
Parameter
400
333
255
200
Reference
t IS
t IH
(base)
(base)
300
400
440
540
600
700
850
950
V IH /V IL(AC) = V REF(DC) ±300mV
V IH /V IL(DC) = V REF(DC) ±200mV
Note:
1. AC/DC referenced for 1 V/ns CA and CS# slew rate, and 2 V/ns differential CK / CK# slew
rate.
Table 89: Derating Values for AC/DC-Based t IS/ t IH (AC220)
Δ t IS, Δ t IH derating in p s
CK, CK# Differential Slew Rate
4.0 V/ns
3.0 V/ns
2.0 V/ns
1.8 V/ns
1.6 V/ns
1.4 V/ns
1.2 V/ns
1.0 V/ns
Δ t IS
Δ t IH
Δ t IS
Δ t IH
Δ t IS
Δ t IH
Δ t IS
Δ t IH
Δ t IS
Δ t IH
Δ t IS
Δ t IH
Δ t IS
Δ t IH
Δ t IS Δ t IH
CA, CS# slew
2.0
110
65
110
65
110
65
rate V/ns
1.5
74
43
73
43
73
43
89
59
1.0
0
0
0
0
0
0
16
16
32
32
0.9
-3
-5
-3
-5
13
11
29
27
45
43
0.8
-8
-13
8
3
24
19
40
35
56
55
0.7
0.6
2
-6
18
10
10
-3
34
26
26
13
50
42
46
33
66
58
78
65
0.5
0.4
4
-4
20
-7
16
2
36
17
48
34
Note:
1. Shaded cells are not supported.
PDF: 09005aef83f3f2eb
2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN
150
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2010 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| GSC60DTEI | CONN EDGECARD 120POS .100 EYELET |
| MT42L64M32D1KL-25 IT:A | IC DDR2 SDRAM 2GBIT 168FBGA |
| IDT71V67803S133BQG8 | IC SRAM 9MBIT 133MHZ 165FBGA |
| IDT71V65803S150PFG | IC SRAM 9MBIT 150MHZ 100TQFP |
| IDT71V67903S85BQI8 | IC SRAM 9MBIT 85NS 165FBGA |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。