参数资料
| 型号： | CORE1553BRT-AR |
| 厂商： | Microsemi SoC |
| 文件页数： | 44/74页 |
| 文件大小： | 0K |
| 描述： | IP MODULE CORE1553 REMOTE TERM |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页当前第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页
Testbench Operation and Modification
Using the VHDL QTBEncDec Module
You can instantiate the QTBEncDec module in your design and use it to initiate 1553B messages. The
top level of the module is shown in the code below, along with a description of these ports ( Table 6-5 ).
entity QTBENCDEC is
port ( CLK16 : in
RSTn : in
STOPCLK : in
START : in
QMSG : in
BUSY : out
QOUT : out
BUSPOS : inout
BUSNEG : inout
std_logic;
std_logic;
BOOLEAN;
BOOLEAN;
TQMSGREQ;
BOOLEAN;
TQMSGOUT;
std_logic;
std_logic
);
end QTBENCDEC;
Table 6-5 ? TBEncDec Port Descriptions
Port
CLK16
RSTn
Dir.
In
In
Type
std_logic
std_logic
Function
Clock source for the encoder and decoder; must be 16 MHz
Active low asynchronous reset; must be pulsed LOW at the start of
simulation
STOPCLK
In
BOOLEAN
The encoder has an internal clock generator; when this input is
TRUE, the clock generator is halted. This allows the simulator to
exit gracefully. This input can be tied permanently FALSE to
disable the STOPCLK feature.
START
In
BOOLEAN
This input is pulsed TRUE to start a 1553B message. If it is not
synchronized to a clock and only needs to be pulsed for a
simulation delta cycle, use the following code:
START <= TRUE;
wait for 0 ns;
START <= FALSE;
QMSG
In
TQMSGREQ
Input record structure that defines the message that will be
transmitted; see below
BUSY
QOUT
Out
Out
BOOLEAN
TQMSGOUT
Indicates that the encoder/decoder is busy
Output record structure containing message data transmitted on
the bus
BUSPOS
BUSNEG
Inout
Inout
std_logic
std_logic
Connects to the positive side of the 1553B bus
Connects to the negative side of the 1553B bus
To initiate a message, a simple record structure is set up and the START input is strobed. The module
asserts BUSY until the 1553B message is completed and then deasserts BUSY. The QOUT record
structure contains the data sent and received on the bus. The two record structures used here are shown
Revision 3
44
相关PDF资料 |
PDF描述 |
|---|---|
| CORE8051-AR | IP MODULE CORE8051 |
| COREFFT-RM | IP MODULE COREFFT |
| COREFIR-RM | IP MODULE COREFIR |
| COREPCIF-RM | IP MODULE COREPCIF |
| COREU1LL-AR | IP MODULE COREU1LL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CORE1553BRT-EBR-AN | 功能描述:IP MOD CORE1553 EBR ENH BIT RATE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-EBR-AR | 功能描述:IP MOD CORE1553 EBR ENH BIT RATE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-OM | 功能描述:IP MODULE CORE1553 REMOTE TERM RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-OMFL | 功能描述:IP MODULE CORE1553 BUS/REMOTE 制造商:microsemi corporation 系列:- 零件状态:在售 类型:许可证 应用:- 版本:- 许可长度:- 许可 - 用户明细:- 操作系统:- 配套使用产品/相关产品:Microsemi 器件 媒体分发类型:- 标准包装:1 |
| CORE1553BRT-RM | 功能描述:IP MODULE CORE1553 REMOTE TERM RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。