参数资料
| 型号： | CORE1553BRT-AR |
| 厂商： | Microsemi SoC |
| 文件页数： | 62/74页 |
| 文件大小： | 0K |
| 描述： | IP MODULE CORE1553 REMOTE TERM |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页
Implementation Hints
The following implementation ( Figure 7-4 on page 62 ) implements an extra buffer level in the backend.
The core writes the received data to the small 32×16 memory block. At the end of the transfer, the
backend RX state machine captures the TSW value, then bursts the complete receive packet into main
memory. This system enables the complete message to be copied to main memory once completely
validated. It will stay intact in main memory until the complete following message of at least 40 μs is
received.
RX
Buffer
32×16
Read Write
BUSAINEN
BUSAINP
BUSAINN
RX
State
Machine
TX
Memory
2k×16
Write Read
BUSAOUTIN
BUSAOUTP
BUSAOUTN
BUSBINEN
BUSBINP
BUSBIN
BUSBOUTIN
BUSBOUTP
BUSBOUTN
Core1553BRT
Figure 7-4 ? Buffer Management Circuit
Buffer management techniques are system-dependent. They depend on the bus traffic scheduling by the
bus controllers. The Core1553BRT implementation is intended to provide a flexible interface that can be
adapted to the system requirements.
Bus Transceivers
Core1553BRT does not include the transceiver that is required to drive the 1553B bus. Core1553BRT is
designed to interface directly to MIL-STD-1553 transceivers. There are several suppliers of MIL-STD-
1553 transceivers, such as DDC (BU-63147) and Aeroflex (ACT4402).
When using Fusion, IGLOO/e, ProASIC3/E, ProASIC PLUS , or Axcelerator FPGAs, level translators are
required to connect the 5 V outputs of the 1553B transceivers to the 3.3 V inputs of the FPGA.
In addition to the transceiver, a pulse transformer is required for interfacing to the 1553B bus. Figure 7-5
transceivers and then to the bus via pulse transformers.
Revision 3
62
相关PDF资料 |
PDF描述 |
|---|---|
| CORE8051-AR | IP MODULE CORE8051 |
| COREFFT-RM | IP MODULE COREFFT |
| COREFIR-RM | IP MODULE COREFIR |
| COREPCIF-RM | IP MODULE COREPCIF |
| COREU1LL-AR | IP MODULE COREU1LL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CORE1553BRT-EBR-AN | 功能描述:IP MOD CORE1553 EBR ENH BIT RATE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-EBR-AR | 功能描述:IP MOD CORE1553 EBR ENH BIT RATE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-OM | 功能描述:IP MODULE CORE1553 REMOTE TERM RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-OMFL | 功能描述:IP MODULE CORE1553 BUS/REMOTE 制造商:microsemi corporation 系列:- 零件状态:在售 类型:许可证 应用:- 版本:- 许可长度:- 许可 - 用户明细:- 操作系统:- 配套使用产品/相关产品:Microsemi 器件 媒体分发类型:- 标准包装:1 |
| CORE1553BRT-RM | 功能描述:IP MODULE CORE1553 REMOTE TERM RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。