参数资料
| 型号： | CORE1553BRT-AR |
| 厂商： | Microsemi SoC |
| 文件页数： | 49/74页 |
| 文件大小： | 0K |
| 描述： | IP MODULE CORE1553 REMOTE TERM |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页当前第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页
Core1553BRT v4.0 Handbook
Using the Verilog QTBENCDEC Module
You can instantiate the QTBENCDEC module in your design and use it to initiate 1553B messages. The
top level of the module is shown below, along with a description of these ports ( Table 6-9 ).
module QTBENCDEC (CLK, RSTN,
BUSPOS, BUSNEG,
TXSTROBE, TXCW, TXDATA,
RXSTROBE, RXSTAT, RXDATA,
BUSY
);
input
input
inout
inout
input
input
input
CLK;
RSTN;
BUSPOS;
BUSNEG;
TXSTROBE;
TXCW;
[15:0] TXDATA;
output RXSTROBE;
output [ 3:0] RXSTAT;
output [15:0] RXDATA;
output BUSY;
Table 6-9 ? Verilog TBENCDEC Port Descriptions
Port
CLK
RSTn
BUSPOS
BUSNEG
TXSTROBE
TXCW
TXDATA
RXSTROBE
RXSTAT
Direction
In
In
Inout
Inout
In
In
In[15:0]
Out
Out[3:0]
Function
16 MHz clock source for the encoder and decoder. All inputs are sampled on
the rising clock edge, and outputs are registered on the rising clock edge.
Active low asynchronous reset; must be pulsed LOW at the start of
simulation.
Connects to the positive side of the 1553B bus.
Connects to the negative side of the 1553B bus.
Pulsed HIGH for a clock cycle to load a 1553B word into the encoder.
0: The encoder transmits a data word.
1: The encoder transmits a command word.
Transmit word
Indicates that the RXSTAT and RXDATA outputs contain valid data.
RXDATA
Out[15:0] Received word
BUSY
Out
Indicates that either the encoder or the decoder is busy; active when transmit
data is queued in the transmit FIFO, or when it is being transmitted.
Table 6-10 ? RXSTAT Value Definitions
Bit
Function
Description
0
Type
0: Data word
1: Command/status word
1
2
3
Burst
Error
From us
Indicates that the data word was contiguous with the previous one.
Indicates that an encoding error was detected in the word.
Indicates that QTBENCDEC transmitted the word.
QTBENCDEC contains a 1553B encoder and decoder. A transmit FIFO is provided, enabling 64 words of
transmit data to be loaded into the module. The maximum 1553B message length that the encoder is
Revision 3
49
相关PDF资料 |
PDF描述 |
|---|---|
| CORE8051-AR | IP MODULE CORE8051 |
| COREFFT-RM | IP MODULE COREFFT |
| COREFIR-RM | IP MODULE COREFIR |
| COREPCIF-RM | IP MODULE COREPCIF |
| COREU1LL-AR | IP MODULE COREU1LL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CORE1553BRT-EBR-AN | 功能描述:IP MOD CORE1553 EBR ENH BIT RATE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-EBR-AR | 功能描述:IP MOD CORE1553 EBR ENH BIT RATE RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-OM | 功能描述:IP MODULE CORE1553 REMOTE TERM RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BRT-OMFL | 功能描述:IP MODULE CORE1553 BUS/REMOTE 制造商:microsemi corporation 系列:- 零件状态:在售 类型:许可证 应用:- 版本:- 许可长度:- 许可 - 用户明细:- 操作系统:- 配套使用产品/相关产品:Microsemi 器件 媒体分发类型:- 标准包装:1 |
| CORE1553BRT-RM | 功能描述:IP MODULE CORE1553 REMOTE TERM RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。