- 您现在的位置：买卖IC网 > PDF目录11659 > AD9923ABBCZRL (Analog Devices Inc)IC PROCESSOR CCD 12BIT 105CSPBGA PDF资料下载
参数资料
| 型号： | AD9923ABBCZRL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 11/84页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR CCD 12BIT 105CSPBGA |
| 标准包装： | 2,000 |
| 类型： | CCD 信号处理器，12 位 |
| 输入类型： | 逻辑 |
| 输出类型： | 逻辑 |
| 接口： | 3 线串口 |
| 电流 - 电源： | 20mA |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 105-LFBGA，CSPBGA |
| 供应商设备封装： | 105-CSPBGA（8x8） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页当前第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页
AD9923A
Rev. A | Page 19 of 84
Table 12. CLPOB and PBLK Pattern Registers
Register
Length (Bits)
Range
Description
CLPOBPOL
1
High/low
Starting polarity of CLPOB for each V-sequence
PBLKPOL
1
High/low
Starting polarity of PBLK for each V-sequence
CLPOBTOG1
13
0 to 8191 pixel location
First CLPOB toggle position within the line for each V-sequence
CLPOBTOG2
13
0 to 8191 pixel location
Second CLPOB toggle position within the line for each V-sequence
PBLKTOG1
13
0 to 8191 pixel location
First PBLK toggle position within the line for each V-sequence
PBLKBTOG2
13
0 to 8191 pixel location
Second PBLK toggle position within the line for each V-sequence
CLPMASKSTART
12
0 to 4095 line location
CLPOB masking area—starting line within the field (maximum of three areas)
CLPMASKEND
12
0 to 4095 line location
CLPOB masking area—ending line within the field (maximum of three areas)
PBLKMASKSTART
12
0 to 4095 line location
PBLK masking area—starting line within the field (maximum of three areas)
PBLKMASKEND
12
0 to 4095 line location
PBLK masking area—ending line within the field (maximum of three areas)
3
2
1
HD
CLPOB
PBLK
PROGRAMMABLE SETTINGS:
1START POLARITY (CLAMP AND BLANK REGIONS ARE ACTIVE LOW).
2FIRST TOGGLE POSITION.
3SECOND TOGGLE POSITION.
ACTIVE
05
58
6-
02
2
Figure 23. Clamp and Preblank Pulse Placement
NO CLPOB SIGNAL
FOR LINE 600
VD
HD
NO CLPOB SIGNAL
FOR LINES 6 TO 8
CLPMASKSTART1 = 6
CLPMASKEND1 = 8
0
1
2
597 598
CLPMASKSTART2 = CLPMASKEND2 = 600
CLPOB
05
58
6-
0
23
Figure 24. CLPOB Masking Example
NO PBLK SIGNAL
FOR LINE 703
VD
HD
NO PBLK SIGNAL
FOR LINES 6 TO 8
PBLKMASKSTART1 = 6
PBLKMASKEND1 = 8
0
1
2
700 701
PBLKMASKSTART2 = PBLKMASKEND2 = 703
PBLK
0
55
86
-0
10
Figure 25. PBLK Masking Example
相关PDF资料 |
PDF描述 |
|---|---|
| 1-413589-1 | CONN PLUG BNC JIS 3C-2V CRIMP AU |
| 8-5227079-1 | CONN PLUG BNC CRIMP DUAL |
| 2081204-1 | CONN JACK SMA BULKHEAD RG402 |
| MS3102R36-18S | CONN RCPT 31POS BOX MNT W/SCKT |
| AD8497CRMZ-R7 | IC THERMOCOUPLE A W/COMP 8MSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9923BBCZ | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Analog Devices 功能描述: |
| AD9923BBCZRL | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9924BBCZ | 制造商:Analog Devices 功能描述: |
| AD9924BBCZRL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD9925 | 制造商:AD 制造商全称:Analog Devices 功能描述:CCD Signal Processor with Vertical Driver and Precision Timing Generator |
发布紧急采购，3分钟左右您将得到回复。