- 您现在的位置：买卖IC网 > PDF目录11659 > AD9923ABBCZRL (Analog Devices Inc)IC PROCESSOR CCD 12BIT 105CSPBGA PDF资料下载
参数资料
| 型号： | AD9923ABBCZRL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 69/84页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR CCD 12BIT 105CSPBGA |
| 标准包装： | 2,000 |
| 类型： | CCD 信号处理器，12 位 |
| 输入类型： | 逻辑 |
| 输出类型： | 逻辑 |
| 接口： | 3 线串口 |
| 电流 - 电源： | 20mA |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 105-LFBGA，CSPBGA |
| 供应商设备封装： | 105-CSPBGA（8x8） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页当前第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页
AD9923A
Rev. A | Page 71 of 84
Table 49. Timing Core Registers
Address
(Hex)
Data
Bits
Default
Value
Update
Type
Name
Description
30
[0]
0
SCK
CLIDIVIDE
Divide CLI input frequency by 2.
0: no divide.
1: divide by 2.
31
[5:0]
0
SCK
H1POSLOC
H1 rising edge location.
[13:8]
20
H1NEGLOC
H1 falling edge location.
[16]
1
H1H2POL
H1/H2 polarity control.
0: inverse of convention in Figure 18.
1: no inversion.
32
[5:0]
0
SCK
H3POSLOC
H3 rising edge location.
[13:8]
20
H3NEGLOC
H3 falling edge location.
[16]
1
H3H4POL
H3/H4 polarity control.
0: inverse of convention in Figure 18.
1: no inversion.
33
[5:0]
0
SCK
HLPOSLOC
HL rising edge location.
[13:8]
20
HLNEGLOC
HL falling edge location.
[16]
1
HLPOL
HL polarity control.
0: inverse of convention in Figure 18.
1: no inversion.
34
[5:0]
0
SCK
RGPOSLOC
RG rising edge location.
[13:8]
10
RGNEGLOC
RG falling edge location.
[16]
1
RGPOL
RG polarity control.
0: inverse of convention in Figure 18.
1: no inversion.
35
[0]
0
VD
H1H2RETIME
Retime HBLK for H1/H2 to the internal H1 clock. The preferred setting is 1,
which adds one cycle of delay to the HBLK toggle positions.
0: no retime.
1: retime.
[1]
0
H3H4RETIME
Retime HBLK for H3/H4 to the internal H3 clock.
[2]
0
HLRETIME
Retime HBLK for HL to the internal HL clock.
[3]
0
HLHBLKEN
Enable HBLK for HL output.
0: disable.
1: enable.
[6:4]
0
HBLKWIDTH
Controls H1 to H4 width during HBLK as a fraction of pixel rate.
0: same frequency as pixel rate.
1: 1/2 pixel frequency, that is, it doubles the H1 to H4 pulse width.
2: 1/4 pixel frequency.
3: 1/6 pixel frequency.
4: 1/8 pixel frequency.
5: 1/10 pixel frequency.
6: 1/12 pixel frequency.
7: 1/14 pixel frequency.
36
[3:0]
1
SCK
H1DRV
H1 drive strength.
0: off.
1: 4.3 mA.
2: 8.6 mA.
3: 12.9 mA.
4: 17.2 mA.
5: 21.5 mA.
6: 25.8 mA.
7: 30.1 mA.
相关PDF资料 |
PDF描述 |
|---|---|
| 1-413589-1 | CONN PLUG BNC JIS 3C-2V CRIMP AU |
| 8-5227079-1 | CONN PLUG BNC CRIMP DUAL |
| 2081204-1 | CONN JACK SMA BULKHEAD RG402 |
| MS3102R36-18S | CONN RCPT 31POS BOX MNT W/SCKT |
| AD8497CRMZ-R7 | IC THERMOCOUPLE A W/COMP 8MSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9923BBCZ | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Analog Devices 功能描述: |
| AD9923BBCZRL | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9924BBCZ | 制造商:Analog Devices 功能描述: |
| AD9924BBCZRL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD9925 | 制造商:AD 制造商全称:Analog Devices 功能描述:CCD Signal Processor with Vertical Driver and Precision Timing Generator |
发布紧急采购，3分钟左右您将得到回复。