IP-SDRAM/DDR2 (Altera) PDF资料下载 Datasheet(55/106 页)

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录1220 > IP-SDRAM/DDR2 (Altera)IP DDR2 SDRAM CONTROLLER PDF资料下载

参数资料

型号：	IP-SDRAM/DDR2
厂商：	Altera
文件页数：	55/106页
文件大小：	0K
描述：	IP DDR2 SDRAM CONTROLLER
标准包装：	1
系列：	*
类型：	MegaCore
功能：	DDR2 SDRAM 控制器
许可证：	初始许可证

第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页当前第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页

Chapter 3: Functional Description

Interfaces & Signals

For Stratix II devices, you have the following three options for the constraints:

3–19

■

■

■

Dedicated top and bottom I/O pins, which gives the highest performance.

Migratable DM, DQ, and DQS pin constraints on all sides of the device, which

allows you to migrate your design to a migration device at a later stage, and gives

less pins.

Non-migratable pin constraints, which give much greater flexibility and a greater

number of available pins on all sides of the device.

Interfaces & Signals

This section describes the following topics:

■

■

“Interface Description” on page 3–19

“Signals” on page 3–28

Interface Description

This section describes the following local-side interface requests:

■

■

■

■

■

■

“Writes” on page 3–20

“Reads” on page 3–21

“Read-Write-Read-Write” on page 3–23

“Read-Write-Read-Write” on page 3–23

“DDR SDRAM Initialization Timing” on page 3–25

“DDR2 SDRAM Initialization Timing” on page 3–26

1

These interface requests are for the native interface. For information on the

Avalon-MM interface, refer to the Avalon Interface Specifications .

The native interface is a superset of the Avalon-MM interface. The native interface has

the following additional signals. These signals, which are not part of the Avalon-MM

interface, provide extra information and control for the native interface:

■

■

■

■

■

local_rdvalid_in_n

local_init_done

local_refresh_req

local_refresh_ack

local_wdata_req

f

For information on the datapath interface, refer to “Datapath” on page 3–4 .

? March 2009

Altera Corporation

DDR and DDR2 SDRAM Controller Compiler User Guide

相关PDF资料	PDF描述
IP-SLITE2	IP SERIALLITE II
IP-SRAM/QDRII	IP QDRII SRAM CONTROLLER
IP-VITERBI/SS	IP VITERBI LOW-SPEED
IP4220CZ6,125	IC USB DUAL ESD PROTECT 6TSOP
IPA-66-1-600-10.0-A-01-T	CIRC BRKR 10A 2POLE SCREW TERM

相关代理商/技术参数	参数描述
IPSE.4.33SM600	制造商:Banner Engineering 功能描述:FIBER IPSE.4.33SM600 GLASS FIBER (MIN ORDER 50)
IPSE.4.62SM600	制造商:Banner Engineering 功能描述:FIBER IPSE.4.62SM600 GLASS FIBER (MIN ORDER 50)
IPS-EMBEDDED	功能描述:开发软件 Embedded IP Suite MegaCore RoHS:否制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors
IPS-EVAL-EH-01	功能描述:ENERGY HARVESTING BOARD RoHS:是类别:编程器，开发系统 >> 评估演示板和套件系列:THINERGY® 标准包装:1 系列:- 主要目的:数字电位器嵌入式:- 已用 IC / 零件:AD5258 主要属性:- 次要属性:- 已供物品:板相关产品:AD5258BRMZ1-ND - IC POT DGTL I2C1K 64P 10MSOPAD5258BRMZ10-ND - IC POT DGTL I2C 10K 64P 10MSOPAD5258BRMZ100-ND - IC POT DGTL I2C 100K 64P 10MSOPAD5258BRMZ50-ND - IC POT DGTL I2C 50K 64P 10MSOPAD5258BRMZ1-R7-ND - IC POT DGTL I2C 1K 64P 10MSOPAD5258BRMZ10-R7-ND - IC POT DGTL I2C 10K 64P 10MSOPAD5258BRMZ50-R7-ND - IC POT DGTL I2C 50K 64P 10MSOPAD5258BRMZ100-R7-ND - IC POT DGTL I2C 100K 64P 10MSOP
IPS-EVAL-EH-02	制造商:Infinite Power Solutions 功能描述:BOARD EVAL WIRELESS SENSING

发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

*型号	*数量	厂商	批号	封装

添加更多采购

我的联系方式

*

*

*