参数资料
型号: ARM940T
厂商: Electronic Theatre Controls, Inc.
英文描述: TECHNICAL REFERENCE MANUAL
中文描述: 技术参考手册
文件页数: 141/230页
文件大小: 1144K
代理商: ARM940T
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页当前第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页
Debug Support
ARM DDI 0144B
Copyright 1999, 2000 ARM Limited. All rights reserved.
8-29
8.8
Determining the core and system state
You can examine the core and system state when the ARM940T is in debug state. You
do this by forcing load and store multiples into the pipeline.
Before the core and system state can be examined, the debugger must first determine if
the processor has entered debug from Thumb or ARM state. This is achieved by
examining bit 4 of the EmbeddedICE unit debug status register. If this is HIGH, debug
has been entered from Thumb state.
8.8.1
Determining the core state
If the processor has entered debug state from Thumb state, the simplest course of action
is for the debugger to force the core back into ARM state. When this is done, the
debugger can always execute the same sequence of instructions to determine the
processor state.
To force the processor into ARM state, the following sequence of Thumb instructions
must be executed on the core:
STR r0, [r1]
MOV r0, PC
STR r0, [r1]
BX PC
MOV r8, r8
MOV r8, r8
; Save r0 before use
; Copy PC into R0
; Save the PC in R0
; Jump into ARM state
; NOP
; NOP
The above use of R1 as the base register for the stores is for illustration only. Any
register can be used.
Because all Thumb instructions are only 16 bits long, the simplest course of action when
shifting them into scan chain 1 is to repeat the instruction twice on the instruction data
bus bits. For example, the encoding for
BX r0
is
0x4700
. If
0x47004700
is shifted into the
32 bits of the instruction data bus of scan chain 1, then the debugger does not have to
keep track of the half of the bus that the processor expects to use to read instructions.
From this point on, the processor state can be determined by the sequences of ARM
instructions described below.
When the processor is in ARM state, typically the first instruction executed is:
STMIA r0, {r0-r15}
This causes the contents of the registers to be made visible on the data data bus. These
values can then be sampled and shifted out.
相关PDF资料
PDF描述
ARS1298 10 TO 1200MHZ YO-8B CASCADABLE AMPLIFIER
AS1100PE 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: -40 - +85 °C
AS1100PL 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: 0 - +70 °C
AS1100WE-T 8-digit, 5mA, serial int.; Package Type: SOIC-24; Temperature Range: -40 - +85 °C
AS1100WL-T 8-digit, 5mA, serial int.
相关代理商/技术参数
参数描述
ARM946E-S 制造商:未知厂家 制造商全称:未知厂家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01
ARM966E-S 制造商:未知厂家 制造商全称:未知厂家 功能描述:ARM966E-S Microprocessor Core preliminary technical manual 6/01