收藏本站
参数资料
型号： ORSO42G5-EV
厂商： Lattice Semiconductor Corporation
文件页数： 149/153页
文件大小： 0K
描述： BOARD EVAL DEV PLATFORM ORSO42G5
标准包装： 1
系列： ORCA® 4 系列
类型： FPGA
适用于相关产品： ORSO42G5
所含物品： 板，线缆，电源
其它名称： ORSO42G5EV
Lattice Semiconductor
ORCA ORSO42G5 and ORSO82G5 Data Sheet
95
Table 34. Per-Channel Control Register Descriptions – ORSO82G5
(0x)
Absolute
Address
Bit
Name
Reset
Value
(0x)
Description
Mode
30800 - AA
30810 - AB
30820 - AC
30830 - AD
30900 - BA
30910 - BB
30920 - BC
30930 - BD
[0:4]
RSVD
00
Reserved
—
[5]
CELL_ALIGN_ERR_EN_xx
‘1’ = Alarm enabled for CELL_ALIGN_ERR_xx
Cell
[6]
TX_URUN_ERR_EN_xx
‘1’ = Alarm enabled for TX_URUN_ERR_xx
Cell
[7]
TX_ORUN_ERR_EN_xx
‘1’ = Alarm enabled for TX_ORUN_ERR_xx
Cell
30801 - AA
30811 - AB
30821 - AC
30831 - AD
30901 - BA
30911 - BB
30921 - BC
30931 - BD
[0]
RSVD
00
Reserved
—
[1]
OOF_EN_xx
‘1’ = Alarm enabled for OOF_xx
Both
[2]
EX_SEQ_ERR_EN_xx
‘1’ = Alarm enabled for EX_SEQ_ERR _xx
Cell
[3]
SEQ_ERR_EN_xx
‘1’ = Alarm enabled for SEQ_ERR _xx
Cell
[4]
CELL_BIP_ERR_EN_xx
‘1’ = Alarm enabled for CELL_BIP_ERR_xx
Cell
[5]
B1_ERR_EN_xx
‘1’ = Alarm enabled for B1_ERR_xx
Both
[6]
RX_FIFO_OVRUN_EN_xx
‘1’ = Alarm enabled for RX_FIFO_OVRUN_xx
Cell
[7]
RDI_EN_xx
’1’ = Alarm enabled for RDI_xx
Both
30802 - AA
30812 - AB
30822 - AC
30832 - AD
30902 - BA
30912 - BB
30922 - BC
30932 - BD
[0]
ENABLE_JUST_xx
00
ENABLE_JUST_xx =1 causes the core to inter-
pret pointer bytes for positive or negative justi-
cation
SONET
[1]
FMPU_STR_EN_xx
FMPU_STR_EN_xx = 1 enables a channel for
alignment within a multi-channel alignment
group
SONET
[2:3]
FMPU_SYNMODE_xx
“00” - No channel alignment
“01” - Twin channel alignment
“10” - 4 channel alignment
“11 - By-8 alignment
SONET
[4]
DSCR_INH_xx
Descrambling Inhibit, DSCR_INH = 1 inhibits
descrambling (in the Rx direction) and scram-
bling (in the Tx direction). When inhibiting the
scrambler and descrambler the AUTO_B1_xx
calculated and checked B1 value will always be
incorrect.
Both
[5]
FFRM_EN_xx
Fast Frame Enable, FFRM_EN=1 enables the
fast frame mode.
Both
[6]
AIS_ON_xx
Alarm Indication Signal (control), AIS_ON =1
forces AIS-L insertion.
Both
[7]
AIS_ON_OOF_xx
Alarm Indication Signal on Out of Frame,
AIS_ON_OOF =1 forces AIS-L insertion during
OOF =1.
Both
相关PDF资料
PDF描述
EEM22DTAT-S189 CONN EDGECARD 44POS R/A .156 SLD
ECC20DRES CONN EDGECARD 40POS .100 EYELET
AT-S-26-4/4/W-25-R MOD CORD STANDARD 4-4 WHITE 25'
EEC40DREI CONN EDGECARD 80POS .100 EYELET
0210490869 CABLE JUMPER 1.25MM .203M 17POS
相关代理商/技术参数
参数描述
ORSO82G5 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:0.6 to 2.7 Gbps SONET Backplane Interface FPSCs
ORSO82G5-1BM680C 功能描述:FPGA - 现场可编程门阵列 10368 LUT 372 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
ORSO82G5-1BM680I 功能描述:FPGA - 现场可编程门阵列 10368 LUT 372 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
ORSO82G5-1F680C 功能描述:FPGA - 现场可编程门阵列 ORCA FPSC 2.7GBITS/s BP XCVR 643K RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
ORSO82G5-1F680I 功能描述:FPGA - 现场可编程门阵列 ORCA FPSC 2.7Gbits/s BP XCVR 643K RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*