- 您现在的位置：买卖IC网 > PDF目录69323 > RPIXP2850BB (INTEL CORP) 32-BIT, 1400 MHz, RISC PROCESSOR, PBGA1356 PDF资料下载
参数资料
| 型号： | RPIXP2850BB |
| 厂商： | INTEL CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 1400 MHz, RISC PROCESSOR, PBGA1356 |
| 封装： | 37.50 X 37.50 MM, 1 MM PITCH, FCBGA-1356 |
| 文件页数： | 17/130页 |
| 文件大小： | 1782K |
| 代理商： | RPIXP2850BB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页
Intel IXP2800 and IXP2850 Network Processors
Electrical Specifications
Datasheet
113
Table 52. Transmitter and Receiver AC Timing Parasitics
FIFO Status Channel
The following section describes AC timing parameters for a FIFO status channel implemented
using LVTTL I/O. As noted in Table 53, the maximum clock frequency of the LVTTL FIFO Status
Channel must not exceed of the selected data path clock rate. For an optional LVDS FIFO status
channel configuration, implementers should refer to the LVDS data path AC timing parameters
specified in Table 50, Table 51, and Table 52.
Parameter
Min
Max
Units
Transmitter
Channel-to-Channel Skew 1
1. Guaranteed by design.
N/A
100
ps
Differential Pair Skew 1
N/A
50
ps
TCLK Jitter 1
N/A
100
ps
TCLK_REF Jitter 1
N/A
50
ps
TCLK Duty Cycle when sourced
from internal PLL 1
45
55
%
TCLK Duty Cycle when sourced
from TCLK_REF 1, 2
2. When TCLK_REF is selected as the TCLK source, the TCLK_REF duty cycle must be held to within 47.5% to 52.5% to main-
tain the 45% to 55% output duty cycle; otherwise, the TCLK duty cycle will be equal to the source TCLK_REF duty cycle +/-
2.5%.
45
55
%
TXCCLK Duty Cycle when sourced
from internal PLL 1
45
55
%
TXCCLK Duty Cycle when sourced
from TCLK_REF/RCLK 1, 3
3. When TCLK_REF or RCLK is selected as the TXCCLK source, the TCLK_REF/RCLK duty cycle must be held to within 47.5%
to 52.5% to maintain the 45% to 55% output duty cycle; otherwise, the TXCCLK duty cycle will be equal to the source
TCLK_REF/RCLK duty cycle +/- 2.5%.
45
55
%
Receiver
Receiver Data Valid Window 1, 4
4. This parameter specifies the receiver setup/hold requirement. This is equal to three sample periods, and the sample period is
the Bit Time/8. The DLL in the receive path generates 16 unique sample clocks per cycle or 8 sample clocks per bit time. The
receive data valid window must be at least 3 sample clocks wide. For example, at 350 MHz this is ((((1/350)/2))/8)*3 or 536 ps.
3*(Bit Time/8)5
5. The bit time is the 1/Cycle time of the interface divided by 2 for a double data rate bus. For example, at 350 MHz, the bit time
is ((1/350/2) or 1.428 ns.
N/A
ps
Receiver Data Valid Window 1, 6
6. Valid for Interface running at 350 MHz.
536
N/A
ps
Receiver Data Valid Window 1, 7
7. Valid for Interface running at 400 MHz.
469
N/A
ps
Receiver Data Valid Window 1, 8
8. Valid for Interface running at 500 MHz.
375
N/A
ps
相关PDF资料 |
PDF描述 |
|---|---|
| RPM-075PTT86 | PHOTO TRANSISTOR DETECTOR |
| RS5C316B-E2 | 0 TIMER(S), REAL TIME CLOCK, PDSO8 |
| RS5C317B-E1 | 0 TIMER(S), REAL TIME CLOCK, PDSO14 |
| RS5C317B-E2 | 0 TIMER(S), REAL TIME CLOCK, PDSO14 |
| RS5C321A-E1 | 0 TIMER(S), REAL TIME CLOCK, PDSO8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| RPIXP2855AA | 制造商:Intel 功能描述: |
| RPIXP2855AB SLA7V | 制造商:Intel 功能描述: |
| RPIXP2855ACR | 制造商:Intel 功能描述: |
| RPIXP2855AD S LA7S | 制造商:Intel 功能描述:DEVICE CON IXP2855AD 1.50G PBG |
| RPIXP2855AD 888562 | 制造商:Intel 功能描述:CPU - Central Processing Units IXP2855 Network Proc 1.5GHz FCPGA2-1356 |
发布紧急采购，3分钟左右您将得到回复。